XBox360 vs PS3 - Weblearn

Hochschule Bremen
University of Applied Sciences
Rechnerstrukturen Labor, Wintersemester 2006/2007
TM
Xbox
360 vs Playstation 3
R
vorgelegt von:
Birger Martens (128080)
Sven Prüfer (136750)
2. Januar 2007
Prüfer: Professor Dr. Thomas Risse
Inhaltsverzeichnis
1 Einführung
2 Aufbau der Architekturen (PentiumR 4 & IBMR G5)
2.1
2.2
2.3
2.4
R
Pentium
4 (Modell Willamette) [1] [2] [3] [4] [5] [6] [7] [8] [9] . . . . . . . . . . .
R
IBM
PowerPC 970 G5 [10] [11] [12] [13] [14] [15] [16] [17] . . . . . . . . . . . . .
Gegenüberstellung der beiden Architekturen [18] [19] [20] [21] . . . . . . . . . . .
R
Warum PowerPC 970 statt Pentium
4? [22] [23] . . . . . . . . . . . . . . . . . .
3 XboxTM 360 (Live)
4
5
5
8
12
14
15
3.1
Technische Details [24] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15
3.2
Architektur [25] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15
3.3
Prozessor [3] [26] [27] [28] [29] . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
16
3.4
Grakkarte
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
17
17
3.5
R520 Chip [30] [31] [32] [33] [34] . . . . . . . . . . . . . . . . . . . . . . .
R
3.4.2
Xenos
Chip [28] [35] [36] . . . . . . . . . . . . . . . . . . . . . . . . . . .
TM
Peripherie (Xbox
360) und Schnittstellen [37] [38] [39] . . . . . . . . . . . . . .
3.6
Betriebssystem [40] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
23
3.7
Sicherheitskonzept und Zweckentfremdung [41] [42] [43] . . . . . . . . . . . . . . .
24
3.4.1
4 PlaystationR 3
18
21
26
4.1
Technische Details [44] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
26
4.2
Architektur
26
4.3
Prozessor [12] [29] [45] [46] [47] [48] [49] [50] [51] [52]
. . . . . . . . . . . . . . . .
26
4.4
Grakkarte [53] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
28
4.4.1
28
4.5
G7x - Chip [54] [55] [56] [57] . . . . . . . . . . . . . . . . . . . . . . . . . .
TM
R
4.4.2
NVIDIA
RSX
Chip [58] [59] [60] [61] . . . . . . . . . . . . . . . . . .
R
Peripherie (Playstation
3) und Schnittstellen [44] . . . . . . . . . . . . . . . . .
4.6
Betriebssystem [62] [63]
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
30
4.7
Sicherheitskonzept und Zweckentfremdung . . . . . . . . . . . . . . . . . . . . . .
30
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5 KernpunkteTMdes Performancegewinns beider Konsolen
5.1
5.2
Xbox
360 [22] [64] [65] [69] . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
R
Playstation
3 [66] [67] [68] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6 Motivation
29
29
32
32
35
37
6.1
Aus Sicht des Spieleherstellers . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
37
6.2
Aus Sicht des Konsolenherstellers . . . . . . . . . . . . . . . . . . . . . . . . . . .
37
6.3
Aus Sicht des Spielers/Käufers
38
7 Fazit
8 Literaturverzeichnis
9 Anlagen
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
39
40
45
Abbildungsverzeichnis
Tabellenverzeichnis
1
2
3
4
5
6
P4 im Vergleich zu G5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
TM
Technische Daten der Xbox
360 [24] . . . . . . . . . . . . . . . . . . . . . . . .
TM
Technischer Lieferumfang und Ausstattung der Xbox
360 . . . . . . . . . . . .
13
Entertainment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
R
Technische Daten der Playstation
3 . . . . . . . . . . . . . . . . . . . . . . . . .
R
Technischer Lieferumfang und Ausstattung der Playstation
3 . . . . . . . . . .
22
15
21
26
30
Abbildungsverzeichnis
1
2
3
4
5
R
4 [5] . . . . . . . . . . . . . . . . . . . . . . . . . . . .
R
vereinfachte Architekturdarstellung des Pentium
4 [6] . . . . . . . . . . . . . . .
Architektur des Pentium
Architektur des PowerPCs 970 [17] . . . . . . .
R
Bussystem des IBM
PowerPC 970 [22] . . . .
R
Bussystem des Intel
Pentiums 4 [23] . . . . .
TM
Xbox
360 CPU Xenon [26] . . . . . . . . . .
TM
R
Xbox
360 GPU Xenos
[35] . . . . . . . . .
R
Xenos
Architektur [36] . . . . . . . . . . . . .
TM
Mod-Chip für eine Xbox
360 [43] . . . . . . .
TM
R
Playstation
3 CPU Cell Broadband Engine
TM
R
Playstation
3 GPU RSX
[58] . . . . . . . .
TM
Platine der Xbox
360 [64] . . . . . . . . . . .
R
Bussystem des IBM
PowerPC 970 [22] . . . .
6
7
. . . . . . . . . . . . . . . . . . .
10
. . . . . . . . . . . . . . . . . . .
14
. . . . . . . . . . . . . . . . . . .
14
. . . . . . . . . . . . . . . . . . .
16
. . . . . . . . . . . . . . . . . . .
18
. . . . . . . . . . . . . . . . . . .
19
. . . . . . . . . . . . . . . . . . .
24
[45] . . . . . . . . . . . . . . . . .
27
. . . . . . . . . . . . . . . . . . .
29
. . . . . . . . . . . . . . . . . . .
32
33
15
. . . . . . . . . . . . . . . . . . .
TM
Datenaustausch zwischen den Komponenten der Xbox
360 [65] . . . . . . . . .
R
Busdarstellung der Playstation
3 [66] . . . . . . . . . . . . . . . . . . . . . . . .
16
Kommunikation zwischen GPU, CPU und RAM [67]
. . . . . . . . . . . . . . . .
36
17
Microsoft Discloses XBOX 360 Architecture [69] . . . . . . . . . . . . . . . . . . .
45
6
7
8
9
10
11
12
13
14
Birger Martens,
Sven Prüfer
3
34
35
TM
R
Xbox
360 vs Playstation
3
1
Einführung
1 Einführung
R
In dieser Ausarbeitung geht es um einen Vergleich zwischen den Spielekonsolen Microsoft
TM
R
Xbox
360 (Live) und Sonys neuer Playstation
3. Dabei erhalten Sie zu Beginn eine Übersicht hinsichtlich der technischen Ausstattung und Informationen zu den Kernkomponenten der
TM
R
Konsolen (Xbox
360 und Playstation
3). Es handelt sich hierbei schwerpunktmäÿig jeweils
um die GPU und CPU. Aber auch die Peripherie und Schnittstellen werden begutachtet.
Eine kurze Erwähnung des jeweils eingesetzten Betriebssystems wird erfolgen und wir beleuchten
kurz das Sicherheitskonzept der jeweiligen Hersteller.
Nach Begutachtung beider Konsolen werden wir die allgemeine Motivation für die eigentliche Herstellung von Konsolen betrachten. Hierbei werden auch Spekulationen mit Hilfe unsere Recherche
erfolgen und wir werden die Motivation aus Sicht des Herstellers, des Spiele-Programmierers und
des potentiellen Kunden, sprich Spielers, betrachten.
Zuletzt sei erwähnt, dass Sie alle Quellen für diese Recherche im Anhang nden. Weiterhin werden wir teilweise Datenblätter in Form von Whitepapers der Hardwarehersteller mitliefern, mit
denen Sie, sofern erwünscht, einen noch genaueren Einblick in diese doch weit reichende Thematik bekommen können.
Alle aufgeführten Namen, Logos und Slogan sind eingetragende Warenzeichen der jeweiligen Eigentümer und
müssen als dieses anerkannt werden.
Birger Martens,
Sven Prüfer
4
TM
R
Xbox
360 vs Playstation
3
2
R
R
4 & IBM
G5)
Aufbau der Architekturen (Pentium
2 Aufbau der Architekturen (Pentium R 4 & IBM R G5)
R
R
R
Pentiums
4 und des IBM
In den folgenden zwei Kapiteln wird die Architektur des Intel
PowerPCs 970 (G5) erläutert. Diese Erläuterung ist für die weiteren Abschnitte notwendig, um
die Konsolen besser nachvollziehen zu können.
2.1 PentiumR 4 (Modell Willamette) [1] [2] [3] [4] [5] [6] [7] [8] [9]
R
R
4 [1] Modellreihe von Intel
Corporation startete im Jahre 2000. Sie ist der NachR
R
folger der Pentium
- Pro bis Pentium
III P6-Core Architektur und die siebte Generation der
R
x86 Architektur. Wir betrachten die ursprüngliche Grundversion des Pentium
4 (Willamette),
Die Pentium
da innerhalb der nächsten sechs Jahre alle weiteren Prozessortypen vom Willamette Modell aus
dem Jahre 2000 abstammen.
Intel
R
R
hat mit Einführung der Pentium
4 Generation eine komplett überarbeitete Architek-
TM
tur ans Licht der Welt gebracht. Sie bezeichnen diese neuartige Architektur als NetBurst
Architecture [2].
TM
Zum einen unterscheidet sich die NetBurst
-Architecture, im Folgenden iNA bezeichnet (i für
R
Intel ), von der P6-Core Architektur hinsichtlich der eingesetzten Pipelines. Das neue Pipelinesystem besitzt 20 Stufen. Im Vergleich zur P6-Core Architektur waren es damals bei den älteren
R
R
Prozessoren nur 10 Stufen. In der aktuellen Version verwendet Intel
in seinen Pentium
4
Prozessoren 31 Pipelinestufen.
TM
R
Intel
gibt diesem Pipelineverfahren den Namen Hyper-Pipeline
. Diese zeichnet sich insbesondere durch das neue Feature Advanced Dynamic Execution aus. Dieses arbeitet nach dem Outof-Order (OoO) [3] Prinzip und mit einer verbesserten Branch-Prediction-Function, die vorzeitig
(bedingte) Sprünge vorhersagen soll bzw. kann. Diese soll, laut Intels Aussage, eine Treerquote
von oberhalb 80% haben. Die neue und vergröÿerte Pipeline kann 126 Mikrooperationen halten
für eine schnellere Wiederverwendung (bei Bedarf ) der Operationen [4]. Diese bestehen aus den
elementaren Befehlen, wie beispielsweise ADD- oder MUL-Befehlen. Durch die Vergröÿerung der
Pipeline ist eine Erhöhung der Taktraten möglich. Aber sie bringt nicht nur Vorteile. Ein erheblicher Nachteil ist, dass die Instruction per cycle (IPC) Rate gering ausfallen muss. Somit
kann der Leistungsverlaust bei einem falsch vorhergesagten Sprung im Programm gering gehalten werden. Sollte dies nicht der Fall sein, so müssen die Informationen/Daten in der kompletten
Pipeline bereinigt und danach neu sortiert werden. Dies hat auch den Nachteil, dass eventuell,
abhängig vom Auftreten des Sprungs, viele Stalls eingefügt werden müssen. In diesem Moment
resultiert ein enormer Performanceverlust. Dies soll jedoch, wie bereits erwähnt, von der neuen
und verbesserten Branch-Prediction-Funktion abgewendet werden.
Des Weiteren benutzt die iNA das neue Quad-Pumped-Bus System mit einer Taktung von
400MHz.
Aber auch am Cache System hat Intel
R
in seiner neuen Generation einiges geändert. Der neue
Level-1-Cache hat eine Gröÿe von gerade einmal 8KByte und besteht im Grunde nur noch aus
dem Datenspeicher. Weiterhin gibt es einen neuen (Execution) Trace Cache (siehe Abbildung
1). Das Besondere an diesem Cache ist, dass er bereits dekodierte Instruktionen (Mikroinstruk-
Birger Martens,
Sven Prüfer
5
TM
R
Xbox
360 vs Playstation
3
2
R
R
4 & IBM
G5)
Aufbau der Architekturen (Pentium
R
4 dekodiert den x86-Code erst in Mikroinstruktionen. Er ist
R
im Stande, rund 12.000 Mikroinstruktionen dekodiert zu halten (Angaben seitens Intel ). Da-
tionen) beinhaltet. Der Pentium
durch muss die CPU nicht mehr beim Ausführen einer neuen Instruktion auf die zeitaufwändige
Dekodierung warten bzw. sich damit beschäftigen. Die Ablage der Instruktionen erfolgt bereits
sortiert, was eine noch schnellere Ausführung ermöglicht. Zusätzlich legt der Trace Cache die
Mikroinstruktionen und dazugehörigen Befehlssprünge in der selben Cache Line ab. Durch die
höhere Hitrate beim Zugri auf diese Line, ist auch hier ein Performancegewinn zu verzeichnen.
R
4 [5]
Abbildung 1: Architektur des Pentium
Der Level-2-Cache ist 256KB groÿ. Intel
R
hat dem L2-Cache ein 256Bit breites Interface zum
Kern des Prozessors gespendet, der bei einer Kerntaktfrequenz von 1,4GHz eine Transferrate von
44,8GB/s erreicht.
Der Pentium
R
4 verfügt über eine Rapid Execution Engine. Diese beinhaltet, dass jeweils die
ALUs (Arithmetic Logical Unit) im Chip paarweise vorhanden sind. Mit einem vorgeschalteten
Multiplexer ist es in einem Taktzyklus möglich, zwei Interoperationen durchzuführen.
R
weniger Kraft in die Verarbeitung von Integer- und
R
R
Floating-Operationen investiert hat. Stattdessen hat sich Intel
auf die SSE
Technologie konInsgesamt kann gesagt werden, dass Intel
Birger Martens,
Sven Prüfer
6
TM
R
Xbox
360 vs Playstation
3
2
R
R
4 & IBM
G5)
Aufbau der Architekturen (Pentium
zentriert. Die vorhandene Technik wurde für multimediale Anwendungen erweitert. Da die Befehlssatzerweiterungen um die des Vorgängers um einiges gröÿer ist, bekam sie die BezeichR
nung SSE 2. Die Erweiterung umfasst 144 neue Befehle und erlaubt 128Bit breite Integer- und
Floating-Point Operationen.
R
R
R
III verwendet der Intel
Pentium
4 einen
Im Gegensatz zu seinem Vorgänger Pentium
Systembustakt von 400MHz statt 133MHz. Es ermöglicht ihm somit, Datentransferraten von
R
2,98GByte/s zu erreichen (Angaben seitens Intel ).
Die Willamette Modelle starteten mit einer Taktfrequenz von 1,4 und 1,5MHz auf dem Markt.
Mittlerweile (Stand: Dezember 2006) hat die neuste Generation eine Taktfrequenz von 3,8GHz
(Modell Prescott) erreicht.
Die nachstehende Abbildung zeigt visuell noch einmal den architektonischen Aufbau des Intel
R
Pentium
4.
R
R
4 [6]
Abbildung 2: vereinfachte Architekturdarstellung des Pentium
Birger Martens,
Sven Prüfer
7
TM
R
Xbox
360 vs Playstation
3
2
R
R
4 & IBM
G5)
Aufbau der Architekturen (Pentium
R
4. Es handelt sich hierbei
Abbildung 2 zeigt eine stark vereinfachte Architektur des Pentium
ebenfalls um die Abbildung der Willamette Version.
Die Pipeline des Systems besteht aus drei Teilen: Dem Front End, einer superskalaren Ausführungseinheit und einer Retirement Einheit.
Die erste Einheit, das Front End, lädt und dekodiert die x86-Befehle/-Instruktionen. Das Besondere hierbei ist, dass sie diese in einfache Befehle, die so genannten Mikrooperationen, aufteilt.
Der neue Trace Cache [7] speichert nun dynamisch aus dem anliegenden Instruktionenstream
Sequenzen der Mikrooperationen.
Damit in der groÿen, 20 stugen Pipeline rechtzeitig auf Sprünge reagiert werden kann, besitzt
TM
die NetBurst
-Architektur eine neue und verbesserte Branch Prediction Einheit, die auf der
Mikrooperationsebene arbeitet.
Eine Vielzahl bereits übersetzter Befehle werden vom Willamette in dem Trace-Cache in der
Reihenfolge ihres Auftretens abgelegt. Bei dem Trace-Cache handelt es sich um eine Art RingPuer. Die ältesten Einträge werden von den neuen Instruktionen überschrieben, sofern diese
noch nicht im Trace-Cache vorgefunden wurden.
Es gibt einfache und komplexe x86-Instruktionen, die in einzelne Mikrocodes (Mikrooperationen) übersetzt werden. Einfache werden vom simple decoder und komplexe Instruktionen vom
complex decoder decodiert. Der complex decoder arbeitet mit Instruktionen, die eins bis vier
Mikrocodes entsprechen können. Wenn eine Instruktion für den complex decoder zu aufwendig
ist, wird diese Instruktion an den microcode instruction sequencer (MIS) übergeben. Dieser zerlegt die Instruktionen in die notwendige Anzahl der Mikrocodes. Wenn bereits eine Instruktion
für den simple decoder zu kompliziert ist, reicht dieser die Instruktion an den komplex decoder
oder direkt an den MIS weiter. Der Geschwindigkeitsverlust durch die Zerlegung und Weiterreichung der Instruktion an die Decoder wird durch das Puern der bereits zerlegten Instruktionen
kompensiert.
Die vorhergesagten Instruktionen werden von der Execution-Unit (Ausführungseinheit) übernommen und abgearbeitet bzw. ausgeführt.
Da das Holen und Ausführen der x86-Instuktionen aus dem Instruktionscache eine Prozessortakte kostet, liegt der Zeitgewinn erst darin, wenn der Befehl, die Instruktion, ein weiteres Mal
ausgeführt werden soll. Denn diese dekodierten Instruktionen werden vom Trace Cache gespeichert. Der Trace Cache ist vierfach assoziativ und kann 12.000 Mikroinstruktionen speichern,
was einer Gröÿe von rund 12KByte entspricht. Des Weiteren kann er alle zwei Takte bis zu
sechs Mikroinstruktionen an die Execution-Unit liefern. Man sieht also, dass der Schwerpunkt
R
bei Intel
nicht in der Fetch-Phase eines Befehls liegt, sondern eher in der Dekodier-Phase der
Instruktionen für eine erneute Verwendung.
2.2 IBMR PowerPC 970 G5 [10] [11] [12] [13] [14] [15] [16] [17]
Der PowerPC 970 [10] (PPC 970) wurde 2002 von IBM eingeführt und ist eher bekannt unter dem Namen PowerPC G5 [11]. Zur PowerPC G5 Familie gehören auch noch der PowerPC
970FX, PowerPC 970GX und der PowerPC 970MP. Ihr Vorgänger war nicht der G4-Prozessor,
sondern der Multi-Chip-Mikroprozessor Power4+ aus dem Hochgeschwindigkeitsrechner-Bereich.
Sie alle besitzen einen 64Bit RISC [12] Mikroprozessor, der vollkommen Codekompatibel zum
Birger Martens,
Sven Prüfer
8
TM
R
Xbox
360 vs Playstation
3
2
R
R
4 & IBM
G5)
Aufbau der Architekturen (Pentium
G4-Prozessor ist. Somit lässt sich ein 32Bit Programmcode immer noch ausführen. Die interne
Kommunikation (Frontsidebus) erfolgt über eine zweimal 32Bit breite Punkt-zu-Punkt Verbindung mit 1GHz. Tatsächlich sind es aber nur 500MHz mit jeweils zwei Datenpakete pro Takt zum
Arbeitsspeicher (DDR). Damit erreicht er einen Datendurchsatz von 6,4GByte/s Daten zwischen
dem Prozessor und Arbeitsspeicher. Der PowerPC 970 ist bereits für symmetrische Multiprozessoren (SMP [13]) ausgelegt.
Zum Vorgänger Power4+ [14] wurde einer der beiden Kerne entfernt. Der Level-2-Cache von
zuvor 1,5MByte wurde auf 512KByte zurückgestuft. Die Level-3-Cache Unterstützung wurde
ausgebaut. Der Level-1-Cache, die Registerzahl und die Funktionseinheiten entsprechen dem
TM
Vorgänger Power4+ Prozessor. Hinzu kommt eine erweiterte AltiVec
Einheit die, die Abwärtskompatibilität zum G4 Prozessor gewährleistet.
R
die Pipeline von bisher 12 auf 16
R
R
Stufen. Somit besitzt er fast so viele Stufen wie der Pentium
4 Willamette (20 Stufen). IBM
Um den Takt des PPC 970 zu steigern, verlängerte IBM
entwickelte für den PowerPC 970 einen komplett neuen Bus (Punkt-zu-Punkt), der linear mit
dem Prozessortakt (1:4) skaliert ist. Die Daten werden über zwei 32Bit Datenleitungen zwischen
CPU und RAM ausgetauscht.
Bei beispielsweise 1,8GHz kann der Prozessor eektiv 3,2GByte/s in jede Richtung versenden,
was zusammen 6,4GByte/s beträgt. Der G4+ schate lediglich 1,3GByte/s.
Die Basis der Architektur [15] vom PowerPC 970 bildet der Power4+ Prozessor, dessen CPU zwei
unabhängige 64Bit Kernen enthält. Die Cores des Power4+ verfügen über je acht Ausführungseinheiten und sind spekulativ superskalar organisiert. Beide Kerne besitzen einen Level-1-Cache
(32KByte) für Daten und einen 64KByte Level-1-Cache für Befehle. Allerdings greifen sie beide
auf einen gemeinsamen Level-2-Cache mit 512KByte zu. Dieser L2 besteht aus drei unabhängigen Cache-Modulen. Er arbeitet 8-fach assoziativ und besitzt seinen eigenen L2-Controller.
Die Bandbreite zwischen dem Level-1 und dem Level-2-Cache beläuft sich auf 100GByte/s. Der
Level-3-Cache (eDRAM) besitzt eine Gröÿe von 32MByte.
Der PowerPC 970 hat allerdings nur eine CPU mit einem Kern. Neu ist die Ausführungseinheit für
SIMD-Befehle, um Multimediaapplikation zu beschleunigen. Diese 128Bit breite SIMD-Einheit
TM
ist kompatibel zur Multimediaerweiterung AltiVec
und heiÿt vector register le (VRF) [16]
und entspricht der VMX Vektor Ausführungseinheit. Der PPC 970 besitzt wie der Power4+
einen 64KByte Level-1-Cache für Befehle (Instruktionen) und einen 32KByte Level-1-Cache für
Daten. Der L2 ist ein 8-facher assoziativer Cache der 512KByte groÿ ist.
Die CPU des PowerPC 970 ist mit je zwei Gleitkomma- (FP), zwei Festkomma- (Integer) und
zwei Load/Store-Einheiten (Units) ausgestattet.
Birger Martens,
Sven Prüfer
9
TM
R
Xbox
360 vs Playstation
3
2
R
R
4 & IBM
G5)
Aufbau der Architekturen (Pentium
Abbildung 3: Architektur des PowerPCs 970 [17]
Die Architektur des PowerPC G5 ist in Abbildung 3 dargestellt. In der Prefetch Phase werden
Daten und Instruktionen in den Level-2 und Level-1-Cache geladen, bevor sie vom Prozessor
angefordert werden. Im 512KByte groÿen Level-2-Cache liegen Befehle und Daten vor. Vom
Level-1-Cache gibt es zwei: einen für Befehle (Instruktionen), der 64KByte groÿ ist, und einen
Daten-Cache, der 32KByte groÿ ist.
Vom Level-2-Cache aus können die Instruktionen mit einer Geschwindigkeit von 64GByte/s zu
dem entsprechenden Level-1-Cache (direct-mapped) geladen werden. Zur gleichen Zeit kann der
32KByte groÿe Level-1-Cache 8 Datenströme gleichzeitig laden. Dies geschieht gemäÿ writethrough, zweiwegeassoziativ.
Bis zu 8 Instruktionen können innerhalb eines Taktes vom Level-1-Cache in die Fetch and Decode
Einheit geladen werden. Jede Instruktion wird in kleine Instruktionen aufgeteilt, die sogenannten
Suboperationen. Dadurch erhält der Prozessor mehr Freiraum für die parallele Ausführung und
Planung der Befehle. Dies alles geschieht in der
Birger Martens,
Sven Prüfer
Fetch and Decode Phase.
10
Xbox
TM
360 vs Playstation
R
3
2
R
R
4 & IBM
G5)
Aufbau der Architekturen (Pentium
Bevor die Ausführung der Instruktionen in den functional units stattndet, werden sie zu fünfer
Gruppen zusammengefasst. Dabei wird die Reihenfolge der Instruktionen, wie sie ankommen,
beibehalten. Der PowerPC G5 führt diese Gruppen in die Warteschlange (
Issue Queues) der
Execution Core, wo sie in die individuellen Instruktionseinheiten aufgesplittet werden. Somit
ist es möglich, die einzelnen Instruktionen so zu bearbeiten, dass die einzelnen Execution Cores
alle bestmöglich ausgelastet sind (out-of-order Prinzip). Nach Beendigung der Abarbeitung der
Operationen werden die Instruktionen in ihre ursprüngliche fünfer Gruppe zurückgeführt.
Bei der dynamischen Zuordnung der individuellen Instruktionen ist es möglich, bis zu 100 Instruktionen innerhalb des Kernes gleichzeitig und weitere 100 Instruktionen in den weiteren fetch,
decode und queue Phasen abzuarbeiten. Dieses spricht für rund 200 Instruktionen, die man in
den 12 Prozessoreinheiten direkt verarbeitet.
Die
128-bit Velocity Engine Einheit beschleunigt die Rechenoperationen auf mehrere gleich-
zeitig eintreende oder zur Verfügung stehende Eingangsdatenströme. Dieses wird auch als SIMD
Verarbeitung bezeichnet. Vectorverarbeitungen sind nützlich bei groÿen Datensätzen und anderen
rechenbetonten Aufgaben wie zum Beispiel das Rendern eines Videos, Kodierung von Videostreams oder Datenverschlüsselung.
Die Velocity Engine benutzt die gleichen 162 Instruktionen wie der PowerPC G4. Es ist möglich
mehrer Prozesse gleichzeitig auszuführen. Allerdings dürfen die Daten nicht gröÿer als 128Bit
sein. Es gibt verschiedene Arten, die 128Bit Velocity Engine aufzuteilen: in vier 32Bit Integer,
acht 16Bit Integer, sechzehn 8Bit Integer oder in vier 32Bit Single-Precision oating-point Einheiten.
Der PowerPC G5 besitzt zwei
Double-Precision oating-point Einheiten im Gegensatz zum
PowerPC G4, der nur eine hat. Somit lassen sich zwei 64Bit Berechnungen in einem Taktzyklus
berechnen.
Die
Integer Einheit ist für arithmetisch logische Operationen zuständig wie Addition, Subtrak-
tion, Multiplikation und das Vergleichen. Der PowerPC G5 verfügt über zwei Integer Einheiten,
die beide simple (wie beispielsweise add und mul) und komplexe (Sprünge) Instruktionen bearbeiten können. Dies hat zur Folge, dass 32Bit und 64Bit Daten verarbeitet werden können. In
einem Taktzyklus können somit simple 64Bit Integer Berechnungen durchgeführt werden.
Die
Load/Store Einheit kümmert sich um das Laden der Daten aus dem Arbeitsspeicher in die
Register der einzelnen functional units bzw. nach der Abarbeitung werden die neuen Daten von
dieser Einheit in den Level-1-Cache, Level-2-Cache oder in den Arbeitsspeicher geschrieben. Der
PowerPC G5 verfügt über 2 Load/Store Einheiten.
Das
Condition Register
(CR) besitzt acht unabhängige 4Bit breite Felder. In ihnen werden
Ergebnisse von Berechnungen und Vergleichsoperationen gespeichert. Nachdem eine Instruktion
abgearbeitet wurde, gibt es die Möglichkeit, die Ausgangseinheit abzuspeichern, um später auf
diese zu verweisen. Dadurch sind Transaktionen von und zum general purpose register möglich. Bedingungen wären: kleiner, gröÿer, gleich und Überlauf. Diese Inhalte werden für bedingte
Sprungbefehle auf true oder false geprüft.
Birger Martens,
Sven Prüfer
11
Xbox
TM
360 vs Playstation
R
3
2
R
R
4 & IBM
G5)
Aufbau der Architekturen (Pentium
In der
Branch prediction Einheit werden Sprungbefehle bearbeitet, um zu bestimmen, wohin
gesprungen werden soll. Es wird versucht, das Sprungziel bereits vor dem eigenem Gebrauch
vorliegen zu haben.
2.3 Gegenüberstellung der beiden Architekturen [18] [19] [20] [21]
Eine Gegenüberstellung der beiden Architekturen ist nicht ganz einfach. Dies wird auf der einen
Seite durch die Architektur selbst erschwert, auf der anderen Seite liegen uns keine Informationen
vor, wie die Prozessor-Typen bzw. die Benchmark-Messungen ausgeführt und getestet wurden.
Sicherlich können wir davon ausgehen, dass jeder der beiden Hersteller eine optimale Instruktionskette den Prozessor abarbeiten lieÿ, um die bestmöglichsten Werte zu erreichen.
R
R
Pentium
4 ist in erster Linie für multimediale Aufgaben ausgelegt worden. Ein
R
Indiz hierfür ist die Erweiterung des SSE
Befehlssatzes in der Version 2. Durch die Erhöhung
R
der Pipelinestufen hat Intel
es in den laufenden Jahren geschat, hohe Taktraten zu erreichen.
Der Intel
Jedoch geht dies zu Lasten des Energieverbrauchs.
Einer der Vorteile, die für die G5 Architektur sprechen, ist, dass sie keine Altlast mit sich
R
herumtragen. Die Intel
bzw. x86-Architektur besteht seit 1978 und wurde seither immer weiter
R
R
ausgebaut. Intel
hatte damit geworben, dass alle bisherigen auf Intel
Architektur programmierten Anwendungen weiterhin laufen werden. Dies sollte durch eine unterstützte Abwärtskompatibilität gewährleistet werden. Was jedoch nicht in allen Fällen zutreend war.
Es wurden Schnittstellen und Funktionen zur Verfügung gestellt, die im Laufe der Jahre zum
R
so genannten Bottleneck wurden. Mit vielen Tricks hat Intel
immer wieder versucht, diese zu
R
entschärfen. Meistens, indem Intel
Techniken vervielfältigt hat, also aufgestockt. Das Beste
Beispiel ist die Erhöhung der Pipeline-Stufen bei neueren Modellen. Genau hier kann jetzt der
G5 punkten.
R
R
R
, IBM
und Apple
hatte
Seine Geburt war im Jahre 1991. Im Zusammenschluss mit Motorola
man sich Gedanken gemacht, wie es hinsichtlich der schnellen Entwicklung in den letzten Jahrzehnten, zukünftig aussehen wird und soll. Sie haben alle alten Wege über Bord geworfen und
von vorne angefangen. Bei dem Bussystem des Pentiums gibt es die Northbridge, die beim Bussystems des PowerPCs als Modern System Controller (MSC) bezeichnet wird. Dieser Controller
verbindet die gleichen Komponenten wie die Northbridge.
Ein weiterer Vorteil des Bussystems des PowerPCs ist die unidirektionale Verbindung zwischen
CPU und Arbeitsspeicher. Diese ermöglicht es, gleichzeitig 32Bit Daten zu schreiben und 32Bit
R
Daten zu lesen. Im Gegensatz zum Pentium
besitzt dieser einen 64Bit breiten Front-Side-Bus
(FSB) zum Lesen und Schreiben. Der Pentium 4 kann also 3,2GByte/s senden oder empfangen
(bei 400MHz FSB). [18]
Birger Martens,
Sven Prüfer
12
Xbox
TM
360 vs Playstation
R
3
2
R
R
4 & IBM
G5)
Aufbau der Architekturen (Pentium
Gerade da sich die Architekturen, insbesondere wegen ihrer Kommunikationswege, so sehr unterscheiden, ist ein direkter Vergleich nur schwer anzusetzen. In der nachstehenden Tabelle nden
Sie die Daten, die direkt vom Hersteller kommen.
R Pentium
R 4 (Willamette)
Intel
Erscheinungsdatum:
R PowerPC 970 - G5
IBM
November 2000
Oktober 2002
Taktrate:
1,4GHz (1,5GHz)
1,6GHz (2,0GHz)
Bustakt:
400MHz
TM
NetBurst
1.000MHz (2 x 500MHz)
Architektur:
R
R
R
MMX , SSE
und SSE 2
Generation 5
TM
AltiVec
(VRF)
Level-1-Cache:
8KB
64KB (Befehle) / 32KB (Daten)
Level-2-Cache:
256KB
512KB
Trace Cache (12KB)
Modern System Controller
32Bit / 64Bit
64Bit / 2 x 32Bit
Specials:
Besonderheit:
Adressbus / Datenbus:
Tabelle 1: P4 im Vergleich zu G5
Birger Martens,
Sven Prüfer
13
Xbox
TM
360 vs Playstation
R
3
2
R
R
4 & IBM
G5)
Aufbau der Architekturen (Pentium
2.4 Warum PowerPC 970 statt PentiumR 4? [22] [23]
Die beiden folgenden Abbildungen (Abbildung 4 und Abbildung 5) zeigen das Bussystem des
R
R
R
IBMs
PowerPC 970 und Intel
Pentiums
4. Das System des 970ers baut baumartig den Bus
auf. Der Modern System Controller (MSC) verbindet die Grakkarte, den Arbeitsspeicher und
die CPU(s). Von ihm abwärts, aber auf gleicher Bustaktung, werden die PCI- und die da drunter
bendlichen I/O-Schnittstellen angebunden.
Abbildung 4: Bussystem des IBM
R
R
PowerPC Abbildung 5: Bussystem des Intel
970 [22]
Penti-
ums 4 [23]
Das Besondere ist die abgeschnittene Hardwarekompatibilität. Im Gegensatz zur Abbildung 5,
R
unterstützt das System von IBM
beispielsweise keine IDE-UDMA 33 Festplatten mehr, sondern
nur noch über Serial ATA ansprechfähige Platten. Der PowerPC unterstützt nur Schnittstellen,
die eine gewisse Mindestgeschwindigkeit mitbringen (bspw. Serial ATA HDDs). Hierdurch wird
das System wartungs- und anpassungsfreundlicher.
Auch die Unterteilung der langsamen Geräte geschieht nicht über eine South- und Northbridge.
R
Beim Pentium
haben nur diese beiden Controller die Möglichkeit auf den Bus zuzugreifen.
Ein weiterer Grund für die Entscheidung der Verwendung der PowerPC Architektur, der jedoch
reine Spekulation unsererseits ist, könnte ein Lizenzaspekt sein. Eventuell ist die Kooperation
R
R
mit IBM
kostengünstiger für die Konsolenhersteller als die mit Intel .
Birger Martens,
Sven Prüfer
14
Xbox
TM
360 vs Playstation
R
3
3
Xbox
TM
360 (Live)
3 XboxTM 360 (Live)
TM
R
Die Xbox
360 (Live) ist zurzeit die aktuelle Spielekonsole des Herstellers Microsoft
auf dem
TM
TM
Markt. Sie ist der Nachfolger der bereits im Jahr 2002 erschienen Xbox
. Die Xbox
360
(Live) erschien im 1. Quartal 2005 (14. März) und war zu diesem Zeitpunkt die technisch am
besten ausgestattete Konsole auf dem Spielemarkt.
TM
In den folgenden Abschnitten wird die Xbox
(Live) hinsichtlich ihrer Architektur und Ausstattung beschrieben.
3.1 Technische Details [24]
Bevor wir in die Details gehen, bekommen Sie kurz einen tabellarischen Überblick hinsichtlich
TM
der Ausstattung der Xbox
360 (Live).
XboxTM 360 (Live)
Name
Hersteller
Hauptprozessor
R
Microsoft
R
IBM
Custom PowerPC (3,2GHz), 3 Kerne, 2 Threads pro Kern,
3 Vector-Einheiten, 1MByte Level-2-Cache
Hauptspeicher
Grakprozessor
Unied Memory Architecture
R
ATi
Custom (500MHz), 48 Shader Pipelines,
10MByte eDRAM (256GByte/s)
Grakspeicher
Transferraten
512MByte GDDR-3 (700MHz)
Hauptspeicher: 21,6GByte/s
FSB: 21,6GByte/s
Sound
Optisches Laufwerk
Festplatte
Grakspeicher: 22,4GByte/s
Multi-Channel Surround, 256 3D-Audio-Kanäle
12x DVD-ROM, Tray
20GByte Wechselfestplatte, 2,5 Zoll
Tabelle 2: Technische Daten der Xbox
1
TM
360 [24]
3.2 Architektur [25]
TM
R
R
hat sich im Vergleich zur damals 2002 erschienenen Xbox
von Intel
Prozessoren
R
getrennt und den Weg zur PowerPC-Architektur des Hauses IBM
gewagt. In den nächsten
Microsoft
TM
Abschnitten erfahren Sie die allgemein abgeänderte Version des G5s Prozessors in der Xbox
360.
Für detaillierte Informationen der einzelnen Prozessor-Typen möchten wir an dieser Stelle noch
einmal auf externe Informationsblätter und Whitepapers der jeweiligen Hersteller hinweisen.
1
Nur im Bundle-Angebot der Xbox
Birger Martens,
Sven Prüfer
TM
360 Live Version vorhanden. Ansonsten Nachkauf erforderlich.
15
Xbox
TM
360 vs Playstation
R
3
3
Xbox
TM
360 (Live)
3.3 Prozessor [3] [26] [27] [28] [29]
TM
Der Xbox
360 Prozessor basiert auf der PowerPC (Performance optimization with enhanced
TM
R
RISC - Performance Chip) Architektur von IBM . Die Xbox
360 bietet drei vollwertige 64Bit
PowerPC-Kerne, die jeweils mit 3,2GHz, 32KByte Daten- und Befehlscache betrieben werden.
Alle drei Prozessoren teilen sich einen gemeinsamen Level-2-Cache mit einer Gesamtgröÿe von
TM
R
1MB. Mit einer 21 stugen Pipeline liegt der PowerPC der Xbox
360 unter dem Pentium
IV mit 31 Pipeline Stufen (neuste Version des Pentiums 4 - Prescott Modell).
TM
Abbildung 6: Xbox
360 CPU Xenon [26]
R
Weiterhin verfügt der PowerPC Prozessor über Teile der G5 Architektur von IBM , unter andeTM
R
rem den VMX (auch AltiVec
genannt) Befehlssatz. Dieser ist mit dem Befehlssatz von Intel
TM
Prozessoren, die SSE
unterstützen, vergleichbar. Jedoch wurde dieser von ursprünglich 32 ReTM
gister (PowerPC Version) für die Xbox
auf 128 Register á 128Bit erweitert.
TM
2
Eine Besonderheit des Xbox
360 Prozessors ist das Abarbeiten eines Skalarproduktes in einem Takt.
TM
R
Der AltiVec
[27] Befehlssatz wurde ursprünglich von der Firma Motorola
für die SIMDTM
Einheit [28] entwickelt. Es ist mit dem AltiVec
möglich, gleiche Operationen auf mehrere
Datenworte anzuwenden. Hierfür werden mehrere Zahlen in einem Vektor (bis zu acht Elemente
in einem Vektor) zusammengefasst. Dadurch ist es möglich, eine arithmetische Aufgabe in circa
1/8 der ursprünglichen Zeit, im Vergleich zur Einzelwertberechnung, zu berechnen.
Eine SIMD -Einheit ermöglicht das schnelle Ausführen gleichartiger Rechenoperationen auf mehrere gleichzeitig eingehende Datenströme.
Jeder der drei Prozessoren verfügt über die Simultaneous Multithreading Technology (SMT [29]).
Dies ermöglicht jedem Prozessor, mittels getrennter Pipelines und zusätzlicher Registersätzen,
mehrere Threads simultan auszuführen.
2
~
x·~
y=
P
xi yi
Birger Martens,
Sven Prüfer
16
Xbox
TM
360 vs Playstation
R
3
3
Xbox
TM
360 (Live)
TM
Damit ist es für die Xbox
360 möglich, sechs Threads parallel auszuführen. Dabei ist ein
TM
Thread für die Aufbereitung des Dolby
Digital 5.1 Audio Encoding und ein weiterer für das
Betriebssystem zuständig. Die restlich zur Verfügung stehenden Threads beschäftigen sich mit
den physikalischen und geometrischen Operationen.
Das Pipelineprinzip arbeitet nach der Out-of-Order [3] Methode. Mit Hilfe dieser Methode gelingt es dem Prozessor, die Befehle auÿerhalb der Programmreihenfolge auszuführen, so dass
die Pipeline möglichst gut ausgelastet ist. Dies wird erreicht, indem er die Programmreihenfolge
selbst bestimmen kann. Jedoch können nur Befehlsfolgen geändert werden, die nicht voneinander
abhängig sind.
Am Ende der Verarbeitungen werden die Instruktionen wieder in die richtige Reihenfolge gebracht. Dieses Verfahren ist sehr aufwendig, ermöglicht jedoch eine höhere Performance und
eektivere Hardware-Ausnutzung für Programmcode, der nicht extra für den Einsatz von mehreren Prozessorkernen ausgelegt wurde.
R
,
Obwohl das genannte Verfahren komplex ist, werden alle zukünftigen Prozessoren von Intel
R
R
AMD
und IBM
auch in Zukunft nicht darauf verzichten.
3.4 Grakkarte
R
In diesem Kapitel werden Sie die Eckdaten des eingesetzten Grundprozessors von ATi
in der
TM
R
Xbox
360 erfahren und die Modikationen des so genannten C1 (Xenos ) Grakprozessors
nachlesen können.
3.4.1 R520 Chip [30] [31] [32] [33] [34]
TM
R
360 verwendet eine GPU des Herstellers ATi . Das Modell trägt den Namen C1
R
R
R
bzw. Xenos . Das Xenos
Modell basiert auf der ATi
R520 Architektur. Weitere InformatioR
nen zum Xenos
Chip nden Sie im Kapitel 3.4.2. Diese Grundarchitektur wird unter anderem
TM
auch bei den Desktopmodellen Radeon
X1800 eingesetzt.
Die Xbox
R
Chipsat-
Im folgenden Abschnitt erläutern wir die Erweiterungen und Änderungen des Xenos
zes gegenüber des herkömmlichen R520.
R
portiert. Der R520 ver-
Grundlegende Funktionen und Features des R520 wurden in den Xenos
fügt über 321 Millionen Transistoren und 16 Pixel-Pipelines. Des Weiteren hat er acht VertexShader Einheiten, sowie 16 Raster-Operation-Processor (ROPs) und Texture Mapping Units
(TMUs).
Ein Vertex [30] stellt eine Ecke (Knoten) eines Polygons dar. Für die Darstellung des Knotens
beinhaltet er die Informationen für Farbe, Transparenz und die eigentliche Positionsangabe in
Form eines Vektors. Des Weiteren umfasst er die Koordinaten für Texturen. Zwei Vertices (Punkte) bilden zusammen eine Linie. Für die Darstellung eines Dreiecks werden somit drei Vertices
benötigt.
Ein Vertex-Shader [31] ist ein Teil der Rendering-Pipeline [32] einer GPU (Graphic Processor
Birger Martens,
Sven Prüfer
17
Xbox
TM
360 vs Playstation
R
3
3
Xbox
TM
360 (Live)
3
Unit). Dieser ermöglicht mit Hilfe von Vertex-Programmen bzw. Programmiersprachen , eine
freie programmierbare Möglichkeit, Form- und Lichteinfallsänderungen eines Objekts in Echtzeit berechnen zu lassen.
R
R520 Chip zwischen den Pipelines für
Eine Raster-Operationseinheit (ROPs) wird beim ATi
Vertex / Shader und dem Speicher der abgelegten und aufbereiteten Bildinformationen /-Kacheln
verwendet. Dieser hat unter anderem die Aufgabe, Bilddatenmengen im Rasterprinzip den anR
geschlossenen Komponenten zur Verfügung zu stellen. Eine genauere Erklärung für den Xenos
Chip erfolgt im Abschnitt 3.4.2.
Texture Mapping Units (TMUs [34]) sind Einheiten auf einer Grakkarte, die für das Platzieren einer fertigen Textur auf ein gegebenes Objekt im dreidimensionalen Raum zuständig sind.
Dabei berücksichtigt die Einheit bereits die perspektivisch korrekte Darstellung der Textur auf
dem Objekt. Hierbei hat eine TMU die weitere Möglichkeit Bitmaps/Texturen frei zu skalieren.
Unter der Rendering-Pipeline, auch Grakpipeline genannt, ist der Weg von der mathematischen Beschreibung einer Szene, eines Objektes, zum gerasterten Bild auf einem Display bzw.
Monitor zu verstehen. Hierbei werden Operationen übernommen, wie die Berechnung der Bildschirmkoordinaten, das Texturieren oder auch das Anti-Aliasing. Bild bzw. 3D-Darstellungen liegen als Vertex-Stream vor, die von der Rendering-Pipeline ausgwertet und verarbeitet werden
müssen. Die einzelnen Vertices müssen transformiert werden, damit ein einheitliches Gittermodell
visuell auf dem Monitor abgebildet, bzw. gemappt werden kann. Den Vorgang des Darstellens
auf einem Monitor bezeichnet man allgemein als Screen Mapping. Das parallele Ausführen bzw.
Transformieren der Vertex-Vektoren (-Daten) ist die Hauptaufgabe der Rendering-Pipeline. Die
Umsetzung geschieht auf Hardwareebene und wird generell auf einem Chip realisiert.
3.4.2 XenosR Chip [28] [35] [36]
TM
R
Abbildung 7: Xbox
360 GPU Xenos
[35]
R
R
Chip basiert auf der R520 Architektur von ATi
(siehe auch 3.4.1). Änderungen
Der Xenos
werden in der Abbildung 8 Architektur dargestellt und nachfolgend erläutert.
3
Ein Beispiel für solch eine Programmiersprache ist RenderMan [33].
Birger Martens,
Sven Prüfer
18
Xbox
TM
360 vs Playstation
R
3
3
Xbox
TM
360 (Live)
R
Architektur [36]
Abbildung 8: Xenos
In der Memory Hub erfolgt die Speicherverwaltung bzw. Zuweisung. Die GPU muss sich mit der
CPU den 512MB GDDR3 Hauptspeicher teilen, der als Unied Memory Architecture (UMA)
organisiert ist. Der Speicher ist mit 700MHz getaktet. Der Hauptspeicher ist in zwei 64Bit Blöcken aufgeteilt, dass ein gesamtes 128Bit Speicherinterface ergibt. Dieses ist mit dem Grakchip
R
verbunden. Die Speicherbandbreite zwischen dem Xenos
Grakchip und dem Hauptspeicher
beträgt 22,4GB/s.
Neben den GPU Daten liegen unter anderem auch die Texturdaten für die GPU im Hauptspeicher bereit.
Ein besonderes Feature des Xenos
R
Chips ist die Memexport Funktion. Mittels dieser kann
die GPU Vektordaten direkt in den Hauptspeicher schreiben bzw. lesen.
Die insgesamt drei Shader-Pipelines der GPU können sowohl für Pixel-Shader als auch für VertexR
Shader Operationen genutzt werden. Eine klare Abtrennung ist seitens ATi
nicht vorgesehen.
Somit sind sie eine Art von Allzweck-Shader-Pipelines.
Jede dieser Pipelines verfügt über 16 ALUs (Arithmetic Logical Unit) für die Shader-Operationen.
Birger Martens,
Sven Prüfer
19
Xbox
TM
360 vs Playstation
R
3
3
Xbox
TM
360 (Live)
Die Unterscheidung der Shader-Operation (Pixelshader, Vertexshader) wird mit Hilfe der beiden
Shader-Interpreter vorgenommen.
Für eine optimale Auslastung der Shader-Pipelines ist die Einheit Vertex Grouper zuständig.
Diese Hardwarelösung ermöglicht eine ausgeglichene Auslastung der Pipelines.
Weiterhin besitzt jede Pipeline ein SIMD-Array [28]. Dieses ermöglicht das schnelle Ausführen
gleichartiger Rechenoperationen auf mehrere gleichzeitig eingehende Datenströme.
ATi
R
R
hat der Xenos
einen eDRAM (embedded DRAM) von 10MB gegeben. Es ist nur mög-
lich, mindestens 2x Anti-Aliasing (AA) auf Texturen und Objekte anzuwenden. Ein 4xAA ist
optional. Bereits bei 2x Anti-Aliasing in einer Auösung von 720p (1280x720px) benötigt man
einen 14MB groÿen RAM. Damit Objekte mit 2x Anti-Aliasing bzw. 4x genutzt werden können,
R
teilt der Xenos
die Daten in Kacheln, in so genannte Tiles auf. AA-Operationen die auf einem
Objekt angewendet werden, die gröÿer als 10MB (10MB eDRAM) sind, können nicht in einem
Schritt durchgeführt werden. Daher wird das Gesamtergebnis der Berechnungen in Teilergebnisse
zerlegt und diese werden im Hauptspeicher abgelegt. Der fehlende Tile des Gesamtobjektes wird
im nächsten Schritt abgearbeitet. Nun erfolgt die Zusammensetzung der berechneten Tiles im
Hauptspeicher, sodass die einzelnen Tiles das ursprüngliche Gesamtmodel ergeben. Diese Aufgaben übernimmt die so genannte Z-Operation, die vom Z-Alpha-Stencil Prozessor ausgeführt
wird. An dieser Stelle wollen wir eine kleine Korrektur vornehmen. Die 10MB eDRAM sind im
Z-Alpha-Prozessor eingebettet.
ATi
R
gruppiert die Komponenten des Shader-Cores und der Unied Shader Architecture (die
Möglichkeit, in einer Pipeline zwei Shader-Typen laufen zu lassen - Vertex- und Pixel-Shader)
als Parent-DIE. Der Z-Alpha-Stencil Prozessors und dessen embbeded DRAM wird unter dem
Begri Daugther-DIE zusammen gefasst.
Birger Martens,
Sven Prüfer
20
Xbox
TM
360 vs Playstation
R
3
3
Xbox
TM
360 (Live)
3.5 Peripherie (XboxTM 360) und Schnittstellen [37] [38] [39]
Die Xbox
TM
360 gab es zum damaligen Kaufstart in zwei Varianten. Zum einen in der Core Line
R
setzt einen Preisunterschied von 100 e gesetzt.
und zum Anderen in der Live-Version. Microsoft
Wir möchten an dieser Stelle eine tabellarische Übersicht der beiden Varianten liefern. Hierbei
unterscheiden wir kurz unter den Kategorien Lieferumfang und Entertainment System. Danach
nden Sie weitere Informationen vor, die sich mit zusätzlich zu erwerbenden Peripheriekomponenten beschäftigt.
XboxTM 360 Konsole (Core Version)
XboxTM 360 Konsole (Premium)
Kabelgebundener Controller
Wireless Controller
Netzteil
Netzteil
Handbuch
Handbuch
Scart-Adapter
Scart-Adapter
Composite-AV-Kabel
Komponenten-HD-AV-Kabel
-
20 GB Festplatte
TM
Xbox
Live Headset
-
Ethernet Kabel
-
Mini-Fernbedienung
TM
Tabelle 3: Technischer Lieferumfang und Ausstattung der Xbox
360
Birger Martens,
Sven Prüfer
21
Xbox
TM
360 vs Playstation
R
3
3
Xbox
TM
360 (Live)
XboxTM 360 Konsole XboxTM 360 Konsole
(Core Version)
(Premium)
TM
Xbox
360 Spiele spielen
Ja
Ja
DVD- und CD-Wiedergabe
Ja
Ja
Musik über externen MP3-Player
Ja
Ja
Bilder einer externen Digitalkamera be-
Ja
Ja
Ja
Ja
Ja
Ja
Bis zu vier drahtlose Controller
Ja
Ja
Abwärtskompatibilität zur Xbox
Nein
Ja
Spielstände und Inhalte speichern
Nein
Ja
Xbox Live Gold
Nein
Ja (1 Testmonat)
kostenloses Xbox Live Silber
Nein
Ja
Voice Chat über Xbox Live
Nein
Ja
trachten
Bilder und Musik von einem Windows
XP-PC betrachten
Kindersicherung
Erweiterte Möglichkeiten
Tabelle 4: Entertainment
Wie aus den Tabellen 3 und 4 bereits ersichtlich ist, gibt es gravierende Unterschiede zwischen
TM
den beiden Xbox
360 Konsolen. Sowohl die technische Ausstattung als auch die Servicedienstleistungen unterscheiden sich erheblich.
Wir werden nun einige der wichtigsten Komponenten genauer betrachten.
TM
Die Xbox
360 versucht bei allen Komponenten die aktuellste Technik einzusetzen bzw. zu
verwenden. Dies sieht man gerade bei der Core Version des Paketes. Alle, bis auf das VideoKabel sind über schnelle Schnittstellen umgesetzt. Es ist möglich, über einen kabelgebundenen
oder über einen WLAN Kontroller zu spielen. Der WLAN Kontroller benötigt allerdings einen
WLAN Adapter (in der Core Version), der über einen der freien USB Ports angeschlossen werden muss. Die Premium-Version besitzt intern einen vierten USB Anschluss. An diesem ist das
interne WLAN-Modul angeschlossen. Es können maximal vier WLAN Kontroller (Gamepads)
angeschlossen werden, wobei WLAN Kontroller eine höhere Priorität im Gegensatz zu der kabelgebundenen Variante haben.
Die Xbox
TM
360 besitzt insgesamt drei USB 2.0 Ports (nach Auÿen). Diese haben eine Über-
tragungsrate von 480MBit/s. Die Verwendung von anderen, insbesondere älteren Schnittstellen,
hierunter fällt auch USB 1.0/1.1 (11MBit/s), wird nicht unterstützt.
Für den Anschluss an ein TV-Gerät hat der Hersteller zwei Anschlussmöglichkeiten vorgesehen.
Zum einen über den analogen Scart-Anschluss und zum Anderen wird HDTV als Ausgabe angeboten.
HDTV wird mit 720p (1280 x 720pixel) Vollbild oder mit 1080i (1920 x 1080pixel) als Halbbilder unterstützt. Das mitgelieferte VGA-HD-AV-Kabel ermöglicht den Anschluss an einem
PC-Monitor oder Beamer mit einer Auösung bis zu 720p bzw. 1080i.
Birger Martens,
Sven Prüfer
22
Xbox
TM
360 vs Playstation
R
3
3
Xbox
TM
360 (Live)
Des Weiteren verfügt die Xbox
TM
360 über eine 10/100Base-TX Netzwerkkarte. Dies ermöglicht
den Zugang ins Internet über beispielsweise DSL.
TM
Die mitgelieferte 20GB groÿe Festplatte in der Premium-Version der Xbox
360 wird über einen
SATA-Anschluss angesprochen. Von diesen 20GB können jedoch lediglich 14GB genutzt werden.
Die restlichen 6GB werden vom System reserviert, das zum einem das Betriebssystem enthält
TM
und zum anderen eine Emulatiossoftware für die Wiedergabe von älteren Xbox
Spielen auf der
TM
neuen XBox
360 ermöglicht. Aber auch Systemupdates [38] werden auf dieser versteckten und
R
nicht einsehbaren Partition hinterlegt. Genauere Informationen behält sich Microsoft
vor. Aber
R
Live-Prol werden auf der Festplatte hinterlegt.
auch die Proldaten des Spielers und das Xbox
R
Mit dem Anschluss ans Internet kann sich der Benutzer über den Microsoft
Marktplatz Trailer,
Demos, Musik und Videos herunterladen und auf der Festplatte abspeichern.
TM
Der Spieler hat in der Core Version lediglich die Möglichkeit, seine Spielstände und das Xbox
360 Live-Prol auf einer 64MB groÿen Speicherkarte abzuspeichern. Gröÿere Speicherkarten sind
erhältlich. Aber auch MP3s könnten gespeichert und abgespielt werden. Dieser Stick muss jedoch
TM
separat erworben werden. Die Xbox
360 bietet zwei Anschlussmöglichkeiten für die MemoryUnits.
R4
Das interne DVD-Laufwerk ist ein 12x SATA Laufwerk aus dem Hause Hitachi
oder ToshibaR5
Samsung
. Es unterstützt Double-Layer DVDs (DVD±RW), CD-R und CR-RWs. Jedes der
beiden Laufwerke verfügt über eine spezielle Firmware, die das Erkennen von Kopien ermögliR
chen soll. Eine Erweiterung bietet Microsoft
seit September 2006 an. Es handelt sich hierbei
um ein HD-DVD-Laufwerk für rund 133
e. Dieses wird ebenso, wie die anderen Peripheriegeräte,
über einen der USB Ports betrieben.
Alle weiteren Peripheriegeräte werden ebenfalls über einen der zur Verfügung stehenden USB
Anschlüsse angeschlossen.
3.6 Betriebssystem [40]
TM
R
Die Xbox
360 (Live) verwendet eine abgeänderte Version von Windows
2000. Hausintern
TM
R
(bei Microsoft ) wurde die Version weitestgehend so verändert, dass man es als Xbox
360
OS [40] bezeichnet. Das System wurde auf der einen Seite soweit abgespeckt, dass nur die vorgesehenen Hardwarekomponenten betrieben werden können. Auf der anderen Seite jedoch um
TM
R
Funktionalitäten erweitert, die der Windows
XP Media Center Edition
ähneln. Das Betriebssystem bendet sich in der bereits genannten versteckten Partition der Festplatte, siehe auch 3.5.
R
Microsoft
behält sich jedoch konkrete Details vor.
R
Die Vermutung, dass es sich um eine erweiterte Windows
2000 Version [40] handeln muss, beR
R
stätigt sich dadurch, dass Windows -Versionen bis NT 4.0 keine IBM
PowerPC G5 Architektur
4
5
H-L Data Storage
Modell DVD-ROM DRIVE Model TS-943 [39]
Birger Martens,
Sven Prüfer
23
Xbox
TM
360 vs Playstation
R
3
3
Xbox
TM
360 (Live)
unterstützen. Weitere Vermutungen für den Einsatz von Windows
Link
R
2000 können unter folgenden
http://www.windowsfordevices.com/news/NS3988467635.html
nachgelesen werden.
3.7 Sicherheitskonzept und Zweckentfremdung [41] [42] [43]
R
versucht, mit einigen Ranessen die Benutzer davon abzuhalten, ihr System für an-
Microsoft
TM
dere Anwendungen zu entfremden. Wie bereits bei der Vorgängerversion Xbox
arbeitet das
neue System mit einem speziellen Chip auf der Platine, der das Überwachungsorgan für Softund Hardware darstellt.
Mit Hilfe des speziellen BIOS und der integrierten Treiber überprüft der Chip, ob die angeschlossene Hardware auch berechtigt ist, vom System angesprochen und ausgeführt zu werden.
Des Weiteren müssen beispielsweise die Geräte besondere Ausleseverfahren unterstützen, die unter anderem es ermöglichen müssen, Ländercodes oder Adults-Checks durchzuführen. Bei den
Adults-Checks handelt es sich seitens des Spieleherstellers um eine empfohlende Altersfreigabe. Die Funktion erlaubt das Eltern ihren Kindern das Spielen von nicht jugendfreien Spielen
6 muss unterstützt werden. Ein han-
verwehrt. Aber auch das Auslesen bestimmter DVD-Sektoren
delsüblicher DVD-/CD-Brenner kann diese Sektoren nicht kopieren. Der Chip fragt diese Daten
zu Beginn des Abspielens eines Datenträgers ab. Sollte ein anderes optisches Laufwerk nun eingesetzt worden sein, so würde dieser mit der Anfrage nichts anfangen können und entweder gar
nichts oder fehlerhafte Daten zurücksenden. Der Chip würde das Abspielen des Datenträgers
somit verweigern.
Mit einem so genannten Mod-Chip lässt sich die Überprüfung aussetzen. Man bezeichnet dieses
Vorgehen als Mod-Hack [42].
TM
Abbildung 9: Mod-Chip für eine Xbox
360 [43]
TM
R
hat seine Xbox
360 bereits aus technischer Sicht für HD-TV ausgelegt. In der
Microsoft
ersten Version waren, bis auf das mitgelieferte AVI-HD-TV Kabel, keine weitere Komponente
für das Abspielen von HD Daten vorhanden. Seit September 2006 wird für umgerechnet 133
R
ein externes High Denition (HD) ROM Laufwerk von Microsoft
angeboten.
6
e
Weitere Informationen hierzu HackInfo [41]
Birger Martens,
Sven Prüfer
24
Xbox
TM
360 vs Playstation
R
3
3
Xbox
TM
360 (Live)
Das Besondere an diesem Angebot ist, dass es im Vergleich gegenüber eines handelsübliches HD
R
ROM Laufwerk für einen IBM -PC, welches ab 500 e zu erwerben ist, unter dem Marktwert
R
verkauft wird. Microsoft
versucht mit diesem niedrigen Preis, die Technik zu fördern. Das LaufR
R
werk von Microsoft
ist mit einem IBM
PC nicht kompatibel. Jedoch ist bereits nach kurzer
Zeit ein open-source Treiber erschienen, der die Verwendung in einem PC ermöglicht.
Laut ersten Berichten im Internet konnte bestätigt werden, dass der Betrieb an einem Macintosh
R
ohne Modikation betrieben werden kann.
Birger Martens,
Sven Prüfer
25
Xbox
TM
360 vs Playstation
R
3
R
3
4
Playstation
4 Playstation R 3
R
R
3 ist zurzeit die aktuelle Spiele-Konsole des Herstellers Sony
auf dem Markt.
R
R
Sie ist der Nachfolger der bereits im Jahr 2000 erschienen Playstation
2. Die Playstation
3
Die Playstation
erschien am 11. November 2006 in Japan und ist die technisch am besten ausgestattete Konsole
auf dem Spielemarkt. Einführungen auf dem amerikanischen und europäischen Markt sind am
17. November 2006 bzw. 31. März 2007 vorgesehen.
In den folgenden Abschnitten wird die Playstation
R
3 hinsichtlich ihrer Architektur und Aus-
stattung beschrieben.
4.1 Technische Details [44]
Bevor wir in die Details gehen, bekommen Sie kurz einen tabellarischen Überblick hinsichtlich
R
der Ausstattung der Playstation
3.
Name
Hersteller
Hauptprozessor
R 3
Playstation
Sony
R
TM
Cell Broadband Engine
(3,2GHz), 1 VMX Vector Unit,
8 x SPU mit jeweils 256KByte SRAM und einem
Hauptspeicher
Grakprozessor
Grakspeicher
Transferraten
gemeinsamen 512Byte Level-2-Cache
R
256MByte XDR
DRAM (8 x 400MHz)
TM
R
nVidia
RSX
(550MHz), 128-Bit-Rendering
256MByte GDDR-3 (700MHz)
Hauptspeicher: 25,6GByte/s
FSB: 35GByte/s
Sound
Optisches Laufwerk
Festplatte
Grakspeicher: 22,4GByte/s
AC-3, Digital Theatre Sound (DTS) , LPCM
7
BD-ROM, Slot-In
Optional, Slot für 2,5-Zoll-Festplatte
R
3
Tabelle 5: Technische Daten der Playstation
4.2 Architektur
TM
R
Die Architektur baut, wie auch die der Xbox
360, auf einen PowerPC auf. Sony
verwendet
R
hierbei die G5 Generation, 970 kompatibler Kern von IBM
Cell Prozessor. Die genaueren
Spezikation bzw. detaillierter Informationen erhalten Sie in den nächsten Abschnitten.
4.3 Prozessor [12] [29] [45] [46] [47] [48] [49] [50] [51] [52]
Sony
R
R
verwendete in seiner vorhergehenden Spielekonsole Playstation
2 eine eigens entworfe-
TM
ne CPU mit der so genannten Emotion Engine
. Diese basierte auf einer erweiterten MIPSArchitektur. Eine damalige Besonderheit der CPU waren die beiden Vektorprozessoren. Diese
konnten frei programmiert werden. Hiermit konnten unter anderem Berechnungen durchgeführt
werden, die eigentlich in einer GPU stattfanden (bspw. die Vertex- Shader Berechnungen).
7
Linear Phase Code Modulation
Birger Martens,
Sven Prüfer
26
Xbox
TM
360 vs Playstation
R
3
4
R
3
Playstation
Abbildung 10: Playstation
TM
R
3 CPU Cell Broadband Engine
[45]
Die MIPS-Architektur [47] ist eine RISC-Architektur. Ein Befehl wird in mehrern Stufen in einer Pipeline abgearbeitet. Somit ist es möglich, dass verschiedenen Befehle in der Pipeline (pro
Pipelinestufe ein Befehl) sein können. Es könnte vorkommen, dass ein nachfolgender Befehl auf
das Ergebnis eines vorherigen Befehls warten muss, da dieser noch nicht abgearbeitet wurde. In
diesem Fall muss der wartende Befehl angehalten werden, bis das Ergebnis des Vorgängers zur
Verfügung steht. Dieses Sperren wird durch Locks/Stalls erreicht. Konikte können sein: Datenabhängigkeiten, Struktur- (/Ressourcen-)Konikte oder Steuerusskonikte.
Bei der MIPS-Architektur wird auf solches Sperren verzichtet, da vom Assemblersprachenprogrammierer oder Compiler entsprechende Maÿnahmen für die Umsortierung oder Einfügung von
NOPs verlangt wird. Die Architektur kann hierdurch einfach gehalten werden.
Unter der RISC-Architektur [12] versteht man ein Prozessordesign, das mit einem reduzierten Befehlssatz ausgestattet ist. Der Nachteil eines reduzierten Befehlssatzes ist, dass komplexe Befehle
nicht möglich sind. Der Vorteil einer RISC-Architektur besteht darin, dass einfachere Befehle mit
einem recht niedrigen Dekodieraufwand zu schnelleren Prozessoren führen. Ein weiterer Vorteil
für diese Architektur liegt in der Handhabung von Interrupts. Wegen der kurzen Befehle ist die
Verzögerungszeit von Unterbrechungen sehr gering bzw. die Wartezeit, bis die Unterbrechung
bearbeitet werden kann.
R
Die CPU der Playstation
3 ist, wie bereits erwähnt, ein Cell Dual Prozessor Kern mit 3,2GHz
TM
R
aus dem Hause IBM . Er trägt den Namen Cell Broadband Engine
. Seine Besonderheiten
bestehen darin, dass er aus einem Power Processor Element (PPE, General Purpose CPU), sieben aktiven Synergistic Processing Elements (SPE) und einem Element Interconnect Bus (EIB)
besteht.
Die PPE besteht aus dem 970er kompatiblen PowerPC Kern (64Bit PowerPC), hat zwei SMT
Einheiten, besitzt jeweils einen 32KB groÿen Level-1-Instruktionen- und Daten-Cache sowie einen
512KB groÿen Level-2-Cache. Des Weiteren verfügt die PPE über eine VMX Einheit [48].
Jede SPE Einheit verfügt über einen Memory Flow Controller (MFC), eine Synergistic Processing Unit (SPU), einen 128 x 128Bit groÿes Register-File und 256KB lokalen Speicher (local
Birger Martens,
Sven Prüfer
27
Xbox
TM
360 vs Playstation
R
3
4
R
3
Playstation
store).
Die Simultaneous Multithreading (SMT [29]) Technology ermöglicht dem Prozessor, mittels getrennter Pipelines und zusätzlicher Registersätze, mehrere Threads parallel auszuführen.
Der EIB [49] verbindet SPEs, PPE, Memory Controller und I/O-Controller untereinander.
SPU [50] ist ein RISC-Kern mit 128Bit SIMD-Architektur. SIMD ist ursprünglich eine Architektur für Groÿrechner bzw. Supercomputer. Eine SIMD-Einheit ermöglicht das schnelle Ausführen
gleichartiger Rechenoperationen auf mehreren gleichzeitig eingehenden Datenströmen.
Der Controller der MFC [51] besteht aus einem DMA-Controller, der MMU und einem BusInterface.
Die Memory Management Unit (MMU [52]) ist die Speicherverwaltungseinheit des Microprozessors. Sie ermöglicht den Zugri auf
252 virtuelle und 232 physikalische Adressen für Daten und Be-
fehle und kontrolliert den Daten- bzw. Befehlsuss zwischen Load-/Store-Unit bzw. InstructionUnit und den L1-Caches. Hierfür übersetzt die MMU in der Instruction- bzw. Load-/Store-Einheit
die berechneten, virtuellen Adressen in physikalische für den Speicherzugri.
4.4 Grakkarte [53]
R
R
3 verwendet eine extra von nVidia
Coperation angefertigte Grakkarte. Sie
TM
R
trägt die Bezeichnung NVIDIA
RSX
[53] (Reality Synthesizer). Die GPU läuft mit einem
Die Playstation
Takt von 550MHz.
4.4.1 G7x - Chip [54] [55] [56] [57]
R
Da die recherchierten Daten mit den verfügbar stehenden Standardmodellen der GeForce
7
R
Reihe nicht übereinstimmen, können wir keine konkrete Aussage treen. nVidia
behält sich,
TM
R
wie auch ATi
bei der Xbox
360, die genaueren Informationen vor. Daher werden MittelwerTM
te der G7x genommen und mit den aktuellen Daten des RSX
-Chips verglichen.
Die GeForce
TM
7 gibt es in der kleinsten Variante mit einer Chiptaktung von 350MHz und einer
Speichertaktung von 550MHz bei 128MB DDR (32/64Bit) Speicher. Das gröÿte Modell dieser
Serie hat einen Chiptakt von 650MHz, einen Speichertakt von 1600MHz bei 512MB GDDR3
TM
Speicher (256Bit). Im Grunde kann gesagt werden, dass eine GeForce
7 rund 256/512MB GDDR3 Speicher (256Bit), einem Chiptakt von 450-500MHz und einem Speichertakt von 1200MHz
besitzt [54] [55].
Ein zu niedriger Speichertakt würde die Leistung des Grakprozessors ausbremsen. Je schneller
der Speichertakt ist, desto schneller kann der Grakprozessor die Daten weiter geben und neue
Berechnungen durchführen.
R
R
DirectX
9.0c und OpenGL 2.0.
Alle Karten unterstützen zu 100% Microsoft
Birger Martens,
Sven Prüfer
28
Xbox
TM
360 vs Playstation
R
3
4
R
3
Playstation
TM
R
R
8
Die GeForce
7 Reihe benutzt die nVidia
CineFX
4.0 Shading-Architektur. Diese unterR
stützt Vertex und Pixel Shader 3.0. Des Weiteren unterstützt die CineFX
Architektur die
Gleitkommaberechnung im 16- und 32-Bit Modus.
Weitere Informationen sehen Sie bitte unter dem Link CineFX
R
[57].
4.4.2 NVIDIAR RSXTM Chip [58] [59] [60] [61]
Die Angaben hierzu sind zurzeit teilweise schwammig oder ungenau bzw. unterschiedlich. Da
R
die Konsole noch recht neu auf dem Markt ist, Sony
bisher noch keine Daten geben hat und
R
ebenfalls mit den technischen Spezikationen zurückhält, werden wir lediglich die
sich nVidia
technischen Daten nennen.
Abbildung 11: Playstation
TM
R
3 GPU RSX
[58]
Die Anbindung zu den eigenen 256MB GDDR3-VRAM beseht mit einer 700MHz Taktung.
TM
Der RSX
[60] Chip unterstützt Vertex- und Pixelshader der aktuell dritten Generation. Jedoch
muss erwähnt werden, dass die volle Leistung dieser Technologien nicht genutzt werden kann.
R
Grund hierfür liegt in der Software. Da Sony
ein Linux Betriebssystem verwendet, und die
R
Shader 3.0 Techniken auf DirectX
Technologien von Microsoft basieren, kann Linux diese nicht
R
R
verwenden. Um diesem Problem aus dem Wege zu gehen, verwendet Sony
die nVidia
hauseigene CG-Shading [61] Progammiersprache. Ob diese ebenfalls eine so groÿe und hohe Leistung wie
R
unter Verwendung von DirectX
hervorbringt, wird sich in den kommenden Monaten erst zeigen.
4.5 Peripherie (PlaystationR 3) und Schnittstellen [44]
R
baut auf die neusten Technologien auf. Neben der Verwendung von USB 2.0
R
R
(vier Ports) verwendet die Playstation
auch Bluetooth
2.0 mit Unterstützung von bis zu sieDie Playstation
ben Geräten, WiFi (Wireless Connection) und eine Ethernet (10Base-T, 100Base-TX, 1000BaseT) Schnittstelle.
8
Die Angaben beziehen sich auf das 7800-GTX Modell
Birger Martens,
Sven Prüfer
29
Xbox
TM
360 vs Playstation
R
3
R
3
4
Playstation
Auch die Playstation
R
R
gibt es in zwei unterschiedlichen Versionen. Sony
unterscheidet sie in
der 20GB und 60GB Variante.
Cell Broadband EngineTM CPU
Cell Broadband EngineTM CPU
7.1ch, AAC
7.1ch, AAC
256MB XDR Main Ram,
256MB XDR Main Ram,
256MB GDDR3 VRAM
256MB GDDR3 VRAM
20GB 2,5-Zoll Serial ATA
60GB 2,5-Zoll Serial ATA
-
MemoryStick/SD/CompactFlash
10Base-T, 100Base-TX, 1000Base-T
10Base-T, 100Base-TX, 1000Base-T
-
IEEE 802.11b/g
R
Bluetooth
2.0 (EDR)
TM
RSX
GPU
R
R
Dolby
Digital 5.1ch, DTS
5.1ch, LPCM
TM
RSX
GPU
R
R
Dolby
Digital 5.1ch, DTS
5.1ch, LPCM
R
R
2.0 (EDR)
Bluetooth
Wireless controller (Bluetooth
R
)
Wireless controller (Bluetooth
BD/DVD/CD Drive (Read only)
R
)
BD/DVD/CD Drive (Read only)
Tabelle 6: Technischer Lieferumfang und Ausstattung der Playstation
R
3
4.6 Betriebssystem [62] [63]
R
verwendet ein GNU/Linux als Betriebssystem. Eine genaue Angabe über die
Die Playstation
Distribution ist zum aktuellen Stand nicht verfügbar. Jedoch kann man davon ausgehen, dass
R
die Playstation
3 eine eigens angepasste Version verwendet.
Die Firma Terra Soft Solution [62] hat bereits eine, extra für die Playstation
R
3 angepasste
Linux-Version, mit dem Namen Yellow Dog Linux 5 bezeichnet, veröentlicht. Dieses kann als
R
zweites Betriebssystem auf der Playstation
3 installiert werden.
Das Aufspielen eines weiteren Betriebssystem ist mit Hilfe des Other OS Boot Loaders [63] von
R
R
Sony
möglich. Dieser besteht aus zwei Dateien. Die erste Datei kann von Sony
herunter geladen werden. Die zweite Datei muss vom Hersteller des weiteren Betriebssystems kommen. Diese
werden installiert und ermöglichen, danach das weitere OS zu installieren. Nach der Installation
R
kann auch das neue OS als Standardbetriebssystem eingestellt werden. Sony
verlangt lediglich,
dass das eigene OS mindestens 10GB freie Festplattenkapazität hat.
Durch die Verwendung eines bereits oenen gelieferten Betriebssystems ist es theoretisch möglich,
alles an das System anzuschlieÿen, was über USB Schnittstellen mit Linux betrieben werden kann.
Es bleibt abzuwarten, wie sich dieser Weg weiterentwickeln wird.
4.7 Sicherheitskonzept und Zweckentfremdung
R
R
, siehe hierfür auch unter Punkt 3.7, schlägt Sony
einen anderen
R
Weg hinsichtlich Sicherheit und Zweckentfremdung ein. Sony
hat laut Presseberichten sogar
Im Gegensatz zu Microsoft
angekündigt, im Sommer 2007 eine Art von API zu veröentlichen, die es ermöglichen soll,
Birger Martens,
Sven Prüfer
30
Xbox
TM
360 vs Playstation
R
3
4
R
3
Playstation
Software für das System zu entwickeln. Unter anderem sollen neben den genauen technischen
R
Spezikationen auch die Softwareschnittstellen erklärt sein. Inwieweit Sony
dieses Dokument
in seiner Ausführlichkeit präsentieren wird, wird sich erst noch zeigen.
Birger Martens,
Sven Prüfer
31
Xbox
TM
360 vs Playstation
R
3
5
Kernpunkte des Performancegewinns beider Konsolen
5 Kernpunkte des Performancegewinns beider Konsolen
Nachdem beide Konsolen hinsichtlich ihrer Ausstattung betrachtet wurden, möchten wir einen
kleinen Blick auf das Bussystem werfen. Denn hier ist die Leistungssteigerung der Konsolen
TM
R
zu nden. Wir betrachten zunächst die Xbox
360, danach die Playstation
3. Bei beiden
R
Konsolen werden wir die Grundarchitektur des Bussystems des IBM
PPCs 970 für Vergleichsmöglichkeiten zu Hilfe nehmen.
5.1 XboxTM 360 [22] [64] [65] [69]
TM
In der Abbildung 12 ist die Hauptplatine der Xbox
360 zu sehen. Das Bild wurde um die
Kommunikationswege in Form von roten Pfeilverläufen erweitert.
TM
Abbildung 12: Platine der Xbox
360 [64]
Die nachfolgenden Angaben beruhen auf Grundlage der zur Verfügung stehende Abbildung 12
und es kann daher nur der oberste Platinenlayer zur Betrachtung herangezogen werden. Die Ein-
Birger Martens,
Sven Prüfer
32
Xbox
TM
360 vs Playstation
R
3
5
Kernpunkte des Performancegewinns beider Konsolen
sicht der weiteren Layers der Platine stehen uns nicht zur Verfügung. Das Besondere an diesem
Aufbau ist, dass wir im Gegensatz zum Busaufbau der PPCs 970, keinen Modern System Controller (MSC) oder ähnliches zwischen den drei Komponenten CPU, GPU und Arbeitsspeicher
sitzen haben. Alle drei Komponenten können über eigene Busleitungen direkt miteinander komR
munizieren. Es ist an dieser Stelle noch einmal zu erwähnen, dass die Xenos
(GPU) sich mit
dem Prozessor Xenon den Arbeitsspeicher teilen muss.
Die GPU kommuniziert mit dem Hauptspeicher und der Southbridge über eine andere Einheit,
das sogenannte Memory Hub (MH). Dieses besitzt eine direkte Verbindung zum Speichercontroller. Das Memory Hub sowie der Memory Controller benden sich beide auf der GPU. Das
MH besitzt im Gegensatz zum Modern System Controller nur Teilfunktionen für den Daten- und
Kommunikationsaustausch. Er ist nur an die GPU, Southbridge und Speicher angeschlossen,
jedoch nicht an die CPU (siehe Abbildung 17 in der Anlage).
R
PowerPC 970 [22]
Abbildung 13: Bussystem des IBM
In der Abbildung 12 sind die drei Komponenten (CPU, GPU und RAM) dargestellt. Sie kom-
Birger Martens,
Sven Prüfer
33
Xbox
TM
360 vs Playstation
R
3
5
Kernpunkte des Performancegewinns beider Konsolen
munizieren alle über den Memory Controller der sich in der GPU bendet. Die Southbridge ist
über einen I/O-Schaltkreis der jeweils an das Memory Hub und an die Bus Interface Unit (BIU)
angeschlossen ist. Die BIU ist mit dem Front Side Bus der CPU verbunden und ermöglicht somit
den kommenden und gehenden Datenaustausch von der CPU (siehe Abbildung 17 in der Anlage).
Über die Southbridge werden alle Anschlüsse (USB, WLAN, S-ATA, etc.) angeschlossen und
können über den Controller angesprochen werden. Somit wurden auch hier die langsamen Peripheriegeräte entkoppelt und können keinen Engpass zwischen dem direkten Datenaustausch der
CPU, GPU und dem Arbeitsspeicher verursachen.
Die Abbildung 14 veranschaulicht auf einfache Weise das Zwischenspiel der genannten Komponenten.
TM
Abbildung 14: Datenaustausch zwischen den Komponenten der Xbox
360 [65]
Birger Martens,
Sven Prüfer
34
Xbox
TM
360 vs Playstation
R
3
5
Kernpunkte des Performancegewinns beider Konsolen
5.2 PlaystationR 3 [66] [67] [68]
TM
Die Playstation bedient sich eines ähnlichen Systems wie der Xbox
360. Es nden lediglich
an einigen Stellen andere Verfahren statt, um einen Geschwindigkeitszuwachs zu ermöglichen. In
Abbildung 15 kann man erkennen, dass die CPU das Mittelstück bildet. Sie hat eine Verbindung
zu den Komponenten GPU, Southbridge und dem Arbeitsspeicher.
Abbildung 15: Busdarstellung der Playstation
R
3 [66]
Im Gegensatz zu Abbildung 12 ist klar zu erkennen, dass nicht die GPU eine Schnittstelle zu den
Peripheriegeräten bildet sondern die CPU. Des Weiteren ist auch im Vergleich zur Abbildung
13 des PPCs 970 Bussystems zu erkennen, dass es ebenfalls keinen Modern System Controller
gibt. Die CPU kann direkt mit der GPU kommunizieren und der 256MB groÿe Arbeitsspeicher
R
der Playstation
3 steht lediglich der CPU zur Verfügung. Es ndet kein Sharing mit der GPU,
TM
wie bei der Xbox
360, statt. In der nächsten Abbildung betrachten wir die Kommunikation
zwischen der GPU und CPU etwas genauer.
Birger Martens,
Sven Prüfer
35
Xbox
TM
360 vs Playstation
R
3
5
Kernpunkte des Performancegewinns beider Konsolen
Die Abbildung 16 zeigt in groÿ noch einmal die GPU, CPU und den Arbeitsspeicher. Das BesonR
dere an dem Bussystem der Playstation
3 ist die Schnittstelle zwischen der GPU und der CPU.
TM
R
R
R
Hier verwendet Sony
bzw. IBM
das neuartige FlexIO
Interface der Firma Rambus .
Abbildung 16: Kommunikation zwischen GPU, CPU und RAM [67]
Es ermöglicht einen Datenaustausch auf einem 32Bit breiten Bus mit einer Taktfrequenz von
3,2GHz. Damit ist ein extrem schneller Datenaustausch zwischen den beiden Komponenten möglich. Aber auch das Interface zwischen der CPU und dem Arbeitsspeicher besitzt eine BesonderR
heit. Hier hat Rambus
ein XIO Interface entworfen, das 72Bit breit ist und jedes der insgesamt
R
acht RAM-Bausteine mit 400MHz anspricht. Rambus
macht an dieser Stelle die waghalsige Hochrechnung, dass mit diesem System der gesamte RAM-Speicher eine Taktfrequenz von
3,2GHz hätte. Der Datendurchsatz von 25,6GB/s ergibt sich aus folgender Rechnung: 72Bit =
9
8Byte + 1ECC Byte. Daraus folgt eine Netto-Bandbreite von 8Byte (64Bit). Um auf die Angabe
von 25,6GB/s zu kommen werden die Netto 64Bit Bandbreite mit der angegebenen Taktfrequenz
von 3,2GHz verrechnet.
R
3 in Sachen Datenaustausch zwischen CPU und GPU schnell. Der
R
Wegfall des Modern System Controllers (siehe Abbildung 13) bietet ebenfalls der Playstation
Dennoch ist die Playstation
3 einen Geschwindigkeitszuwachs.
9
Error Correction Code [68]
Birger Martens,
Sven Prüfer
36
Xbox
TM
360 vs Playstation
R
3
6
Motivation
6 Motivation
Sicherlich fragt man sich, wieso es Spielekonsolen auf dem Markt gibt? Auf der einen Seite sind
sie teilweise leistungsstärker als Heim-PCs, auf der anderen Seite sind oder sollen sie nur für das
Spielen ausgelegt sein. Wieso sollte sich ein Kunde eine Konsole nur zum Spielen kaufen, wenn
er weiterhin für seine Bürotätigkeiten einen Stand-PC benötigt?
6.1 Aus Sicht des Spieleherstellers
Wer den Markt in den letzten Jahren beobachtet hat, wird festgestellt haben, dass einige Softwarehersteller sich vom PC-Markt verabschiedet haben und ihr Hauptaugenmerkmal auf die
Spielekonsolen gelegt haben.
Ein Grund hierfür liegt in der gezielten Auslegung der Konsolen. Die Konsole soll in erster Linie
einen höheren Prot für den Spielehersteller erwirtschaften. Der monetäre Aspekt steht somit im
Vordergrund. Ein weiterer Grund liegt darin das die Konsolen hauptsächlich für Spiele verwendet
werden. Das heiÿt, dass sie erstens von der Hardware für optimale Spieleperformance ausgelegt
ist und zweitens immer die gleiche Hardware zur Verfügung stellt. Ein Programmierer braucht
sich keine Gedanken machen, ob das Spiel auf der Konsole eines anderen Spielers eventuell nicht
läuft, da dieser die gleiche Hardware hat. Somit sind die Hardwarekomponenten vorgegeben. Die
Programmierer müssen sich gröÿtenteils keine Gedanken über Kompatibilitätsprobleme machen.
Teilweise besitzen die Konsolen ebenfalls wie PCs Features, die es ermöglichen, dass der Programmierer diese als Blackbox betrachten kann. Er füttert sie lediglich mit Daten und muss
sich um deren Umsetzung nicht kümmern. Ein gutes Beispiel bei der Konsole ist hier die VerwenTM
R
dung der Shader-Operationen des Xenos
Chips der Xbox
360. Der Vertex-Grouper und die
beiden Shader-Interpreter sorgen für die optimale Nutzung und auch Erkennung (Interpretation)
des vorliegenden Shaders. Der Programmierer wird entlastet.
Weiterhin hat der Programmierer Vorteile in Anbetracht der Techniken an sich. Teilweise wurden
anhand von speziellen Entwicklungen Techniken bereits umgesetzt, die noch Jahre in der PCTM
Welt brauchen. Hier wäre beispielsweise die Grakkarte der Xbox
360 zu nennen, die bereits
R
R
DirectX
10 Unterstützung bietet oder der Einsatz von 8 Kernen in der Playstation
3.
Im Gegensatz zu den Standard-PCs (bisher noch überwiegend auf Single-Core-Technik basierend) bieten die Konsolen eine Multithreading-Architektur mit Hilfe der eingesetzten CPUs, die
bereits eine mächtige Rechenleistung bieten. Dadurch können in Zukunft die Spiele multithreadfähig programmiert werden.
6.2 Aus Sicht des Konsolenherstellers
An dieser Stelle muss explizit erwähnt werden, dass ein Konsolenhersteller mit dem reinen Verkauf der Konsole keinen bzw. nur einen geringen Gewinn macht.
Die Finanzierung und Gewinnschöpfung erfolgt gröÿtenteils mittels Lizenzvergaben an die Spielehersteller. Eine weitere Einnahmequelle stellen die Online-Angebote dar, die jeder Konsolenher-
Birger Martens,
Sven Prüfer
37
Xbox
TM
360 vs Playstation
R
3
6
Motivation
steller anbietet.
Des Weiteren soll die Konsole nicht nur als ein reines Spielzeug dienen sondern als ein AllroundSystem. Mit ihr hat man zudem eine vollständige Media-Home-Plattform, um MP3s, CDs, DVDs
wiederzugeben oder seine Lieblingsfotos zu speichern und zu betrachten.
Sony
R
R
verfolgt den Gedanken, dass die Playstation
3 Konsolen bzw. deren Nachfolger einmal
den Standard-PC vollständig ersetzen werden.
Um diese Ziele erreichen zu können, streben die Konsolenhersteller die Führungsposition auf dem
Weltmarkt an.
6.3 Aus Sicht des Spielers/Käufers
Sicherlich steht an erster Stelle der Spaÿ- und Unterhaltungsfaktor. Das Motto lautet hier sicherlich: Kaufen, spielen und Spaÿ haben.
Darunter ist unter anderem zu verstehen, dass sich der Spieler nicht um den Kauf neuer Hardware
kümmern muss, da diese nur mit dem Erwerb eines gesamten Systems gewechselt wird. Dadurch
weisen die Spiele eine sehr lange Laufgarantie auf. Einige Systeme unterstützen des Weiteren
auch Spiele älterer Generationen.
Auch die Handhabung einer Konsole ist einfach gehalten. Er schlieÿt sie lediglich an die Steckdose und den Fernseher an, schaltet sie ein, legt einen Datenträger ein und kann anfangen zu spielen.
Der ausschlaggebende Punkt für den Erwerb einer Konsole ist sicherlich der Preis. Ein annähernR
der leistungsstarker Computer (Apple ) würde rund 2.000 e kosten. Zum Vergleich kostet die
TM
R
R
Xbox
360 gerade einmal 270 e (Grundversion) und die neue Nintendo
Wii
299 e.
Birger Martens,
Sven Prüfer
38
Xbox
TM
360 vs Playstation
R
3
7
Fazit
7 Fazit
Insgesamt kann gesagt werden, dass Spielekonsolen für das reine Programmieren von Spielen in
TM
einigen Aspekten interessant sind. Nicht nur durch den Einsatz von AltiVec
ist es den Programmieren möglich, leistungsstarke multimedialastige Spiele zu entwickeln, sondern es wird ihm
auch der Anreiz geschaen, mit einem blackbox-ähnlichen System zu arbeiten.
Die Hardware wurde seitens der Hersteller bereits für die Programmierer bestmöglich aufeinander abgestimmt. Es wird somit garantiert, dass keine Hardwarekonikte auftreten werden und
dass der Spieleentwickler sich um Kompatibilitätsprobleme keine Gedanken machen muss.
Für den Konsumenten spricht sicherlich der Grundgedanke, dass er nur einmal seine Hardware
kaufen muss und dann für eine gewisse Zeit sein Spielvergnügen garantiert bekommt. Aber auch
die Anschaungskosten liegen bei weitem unter denen eines vergleichbaren Standard-PCs.
Jedoch wird dieser Vorteil bei Anschaung mehrerer Konsolenspiele wieder wettgemacht. Diese
liegen im Durchschnitt preislich höher als ein Computerspiel.
Eine weitere Kostenfalle können die Online-Angebote darstellen. Für die meisten Serviceleistungen müssen Gebühren entrichtet werden.
In einigen Fällen wird der Nutzer zwar vor dem Kauf und Nachrüsten von neuer Hardware geschützt. Sollte er sich jedoch einmal für Erweiterungen entscheiden, kann es sein, dass er nur
herstellerspezische Komponenten (Produkte) erwerben kann.
Der wohl momentan gröÿte Schwachpunkt stellt jedoch die Konsole hinsichtlich allgemeinen Bürotätigkeiten dar. Ein Verfassen einer E-Mail oder Schreiben eines Briefes ist nicht möglich. Zwar
verdrängt die Konsole den DVD-Player im Wohnzimmer, jedoch nicht den PC im Arbeitszimmer.
R
bietet somit für alle beteiligten Parteien eine interessante Plattform hinsichtlich ihrer LeisR
tung. Jedoch kann die Vermutung geäuÿert werden, dass auch IBM
die Architektur ausgereizt
IBM
hat. Ein Hinweis darauf liefert die bereits zum Einsatz kommende Kerne (insgesamt acht) des
R
R
PowerPCs 970, wie sie bereits in der Playstation
3 eingesetzt werden. Somit hat IBM
bereits
R
den Weg des Multi-Kern Einsatzes eingeschlagen, den Intel
erst vor kurzen für den Endkonsumenten zur Verfügung stellt. Eine sichtbare Leistungssteigerung der Taktraten konnte seit 2005
R
R
bei IBM
auch nicht mehr groÿartig festgestellt werden. Das ist ein Indiz, dass auch IBM
mit
der momentanen Architektur anscheinend auch keine Leistungsteigerung mehr erreichen kann.
Birger Martens,
Sven Prüfer
39
Xbox
TM
360 vs Playstation
R
3
Literatur
8 Literaturverzeichnis
Literatur
[1] : Pentium 4 Chipsätze im Detail, online im www,
cfm?pid=213&pk=401797&p=1,
[2] :
Intel
R
TM
NetBurst
http://www.tecchannel.com/index.
Abruf am 06.12.2006
Architecture,
online
im
developer/asmo-na/eng/44004.htm?page=1,
[3] : Out-of-order execution, online im www,
http://www.intel.com/cd/ids/
www,
Abruf am 06.12.2006
http://de.wikipedia.org/wiki/Out-of-order,
Abruf am 27.11.2006
[4] : Vorlesung Systemarchitekturen, online im www,
http://jeckle.de/files/sysarch.pdf,
Seite 145, Abruf am 14.01.2007
[5] :
TU
Graz
-
Rechnernetze
und
Organisationen
Pentium,
online
im
www,
http://www.iaik.tugraz.at/teaching/03_rechnernetze%20und%20organisation/
folien/VO06_pentium.pdf, Abruf am 04.12.2006
5 Trace-Cache beim Pentium 4 (Willamette), online im www, http://www-ti.
informatik.uni-tuebingen.de/~heim/lehre/seminar_ws0001/martin/tc_html/node6.
html, Abruf am 23.12.2006
[6] :
[7] : Sockel 478/423 Prozessoren (Pentium 4), online im www,
archive/de/cpu_p4.htm,
http://eu.shuttle.com/
Abruf am 09.12.2006
[8] : Prozessorgeüster, Andreas Stiller, c't 5/2000, S. 16: Prozessoren, online im www,
//www.heise.de/ct/00/05/016/,
[9] : Pentium 4 - Part I, online im www,
index.html,
http:
Abruf am 20.01.2007
http://www.digit-life.com/articles/pentium4/
Abruf am 20.10.2007
[10] : PowerPC 970, online im www,
http://en.wikipedia.org/wiki/PowerPC_970,
Abruf am
http://de.wikipedia.org/wiki/PowerPC_970,
Abruf am
06.12.2006 und
PowerPC 970, online im www,
06.12.2006 und
PowerPC 970, online im www,
http://www.heise.de/newsticker/meldung/37922,
Abruf
am 06.12.2006
[11] : G5 (Prozessor) online im www,
http://de.wikipedia.org/wiki/G5_%28Prozessor%29,
Abruf am 06.12.2006
[12] : Reduced Instruction Set Computing, online im www,
Reduced_Instruction_Set_Computing,
[13] :
Simultaneous
Multthreading,
Simultaneous_Multithreading,
http://de.wikipedia.org/wiki/
Abruf am 04.12.2006
online
im
www,
http://de.wikipedia.org/wiki/
Abruf am 27.11.2006
[14] : Apples G5: SPEC-Benchmarks und Technik, online im www,
hintergrund/meldung/37923,
Birger Martens,
Sven Prüfer
http://www.heise.de/ct/
Abruf am 06.12.2006
40
Xbox
TM
360 vs Playstation
R
3
Literatur
[15] : PowerPC G5 White Paper January 2004, online im www,
server/pdfs/L301298A_PowerPCG5_WP.pdf,
Abruf am 04.12.2006 und
MPF: IBM kündigt 64-Bit-Desktop-CPU an, online im www,
news/themen/business/412720/,
http://images.apple.com/
http://www.tecchannel.de/
Abruf am 09.12.2006 und
Monster-Chips Power4 und Freeway von IBM, online im www,
newsticker/meldung/12426,
IBM PowerPC 970: Das soll er leisten, online im www,
meldung/31529,
[16] :
IBM
http://www.heise.de/
Abruf am 09.12.2006 und
http://www.heise.de/newsticker/
Abruf am 09.12.2006
PowerPC
970:
Das
newsticker/meldung/31529,
soll
er
leisten,
DEVONagent for MacOS X, online im www,
cpu/ppc970-0.ars/13,
online
im
www,
http://www.heise.de/
Abruf am 09.12.2006 und
http://arstechnica.com/articles/paedia/
Abruf am 20.01.2007
[17] : PowerPC G5 White Paper January 2004, online im www,
server/pdfs/L301298A_PowerPCG5_WP.pdf,
http://images.apple.com/
Abruf am 04.12.2006
http://www.computerbase.de/artikel/
hardware/prozessoren/2002/test_pentium_4_fsb_533_mhz/3/, Abruf am 20.01.2007
[18] : Pentium 4 mit FSB 533 MHz, online im www,
[19] : Arbeitspferde für Echtzeitsysteme, Prof. Dr.-Ing. Georg Färber, online im www,
//www.rcs.ei.tum.de/pub/courses/rtproz.pdf,
Abruf am 20.01.2007
[20] : PowerPC - Denition und Bedeutung, online im www,
PowerPC.html,
http://www.ilexikon.com/
Abruf am 20.01.2007
[21] : Beispiele für Mikroprozessoren, online im www,
pdf,
http:
http://ipr.ira.uka.de/download/Kap9.
Abruf am 20.01.2007 und
Streaming
SIMD
Extensions
2,
Streaming_SIMD_Extensions_2,
online
im
www,
http://de.wikipedia.org/wiki/
Abruf am 20.01.2007
[22] : Apple Center Hannover - Power Mac G5, online im www,
g5_tech.pdf,
http://www.fundk.com/fundk/
Abruf am 01.12.2006
[23] : Northbridges und Southbridge, online im www,
oben03-001.htm,
http://www.hardwaregrundlagen.de/
Abruf am 02.12.2006
[24] : Microsoft Xbox and Xbox 360 Side-By-Side Comparison, online im www,
planet-xbox.de/img/articles/2604/Special-Xbox-360-19.jpg,
[25] : Technische Daten im Vergleich, online im www,
hardware/15927/index8.html,
Abruf am 14.01.2007
http://www.pcwelt.de/know-how/
Abruf am 14.01.2007
[26] : Xbox 360 gets CPU upgrade, online im www,
xbox360-cpu.jpg,
http://www.
http://files.xboxic.com/general/
02.12.2006
TM
[27] : AltiVec
, online im www,
http://www.computerbase.de/lexikon/AltiVec,
Abruf am
27.11.2006
Birger Martens,
Sven Prüfer
41
Xbox
TM
360 vs Playstation
R
3
Literatur
[28] : Single Instruction Multiple Data, online im www,
http://de.wikipedia.org/wiki/SIMD,
Abruf am 27.11.2006
[29] :
Simultaneous
Multthreading,
Simultaneous_Multithreading,
[30] : Vertex, online im www,
online
im
http://de.wikipedia.org/wiki/
www,
Abruf am 27.11.2006
http://de.wikipedia.org/wiki/Vertex,
[31] : Vertex Shader, onilne im www,
Abruf am 25.11.2006
http://de.wikipedia.org/wiki/Vertex-Shader,
Abruf
am 25.11.2006
[32] :
Rendering-Pipeline,
Rendering-Pipeline,
online
im
http://de.wikipedia.org/wiki/
www,
Abruf am 25.11.2006
Reference - Pixelshader, online im www, http://www.online-tutorials.net/
spieleprogrammierung/pixelshader/reference-t-64-118.html, Abruf am 25.11.2006
[33] :
[34] : Texture Mapping Unit (GameStar), online im www,
cfm?pid=64&op=lst&opv=T#1026,
http://en.wikipedia.org/wiki/
Texture Mapping Unit (Wikipedia), online im www,
Texture_mapping_unit,
Abruf am 25.11.2006
[35] : RSX Chip, online im www,
jpg,
[36] :
http://www.gamestar.de/index.
Abruf am 25.11.2006 und
http://pc.watch.impress.co.jp/docs/2006/1111/ps3_36.
Abruf am 03.12.2006
ATI
nennt
Details
zur
Xbox-360-GPU,
newsticker/meldung/59742,
R
online
im
http://www.heise.de/
www,
Abruf am 25.11.2006
TM
Xbox
360, online im www, http://www.computerbase.de/artikel/
hardware/multimedia/2005/test_microsoft_xbox_360/1, Abruf am 25.11.2006
[37] :
Microsoft
[38] : Xbox Forum, online im www,
http://forums.xbox.com/2108669/ShowPost.aspx, Abruf
am 02.12.2006
[39] :
Die
erste
gemoddete
Xbox
360
ist
aufgetaucht,
online
im
www,
http://www.wirtschaftsauktion.de/phpBB2/viewtopic.php?t=331&sid=
4a53e5867c8e851c7ba2ef030007e3b9, Abruf am 02.12.2006
[40] :
The
scoop
on
the
Xbox
360's
embedded
OS,
windowsfordevices.com/news/NS3988467635.html,
[41] :
Xbox
360
Modchip
videogame-discount.com/,
Einbau,
online
im
im
www,
http://www.
Abruf am 02.12.2006
www,
http://xbox360.modchip.
Abruf am 02.12.2006
[42] : Xbox 360 spielt kopierte Spiele, online im www,
meldung/71019,
online
http://www.heise.de/newsticker/
Abruf am 02.12.2006
[43] : chip4you, online im www,
http://www.chip4you.de/pd1155044564.htm?categoryId=7,
Abruf am 16.12.2006
Birger Martens,
Sven Prüfer
42
Xbox
TM
360 vs Playstation
R
3
Literatur
[44] : Playstation 3, online im www,
http://www.playstation.com/products.html,
Abruf am
14.01.2007
[45] : CELL/B.E:, online im www,
35.jpg,
http://pc.watch.impress.co.jp/docs/2006/1111/ps3_
Abruf am 17.12.2006
[46] : Sony Playstation 3 20GB GameSystem, 1 jahr Garantie und Spiel, online im www,
//stuttgart.craigslist.org/ele/248758466.html,
[47] : MIPS-Architektur, online im www,
http:
Abruf am 09.01.2007
http://de.wikipedia.org/wiki/MIPS-Architektur,
Abruf am 04.12.2006
[48] : AltiVec, online im www,
http://de.wikipedia.org/wiki/VMX,
Abruf am 04.12.2006
[49] : Architektur und Implementierung des Cell-Prozessors, Christian Wolf, Studienseminar Datentechnik WS 2005/2006, online im www,
~y0014043/ausarbeitung.pdf,
http://www-public.tu-bs.de:8080/
Abruf am 04.12.2006
[50] : Architektur und Implementierung des Cell-Prozessors, Christian Wolf, Studienseminar Datentechnik WS 2005/2006, online im www,
~y0014043/ausarbeitung.pdf,
http://www-public.tu-bs.de:8080/
Abruf am 04.12.2006
[51] : Architektur und Implementierung des Cell-Prozessors, Christian Wolf, Studienseminar Datentechnik WS 2005/2006, online im www,
~y0014043/ausarbeitung.pdf,
[52] : PowerPC MPC750, online im www,
MPC750.html#MMU,
http://page.mi.fu-berlin.de/~vratisla/RA99/
Abruf am 20.01.2007 und
Memory Management Unit, online im www,
Management_Unit,
[53] :
NVIDIA
R
,
http://www-public.tu-bs.de:8080/
Abruf am 04.12.2006
http://de.wikipedia.org/wiki/Memory_
Abruf am 04.12.2006
online
im
www,
http://www.nvidia.de/page/home.html,
Abruf
am
05.12.2006
[54] : NVIDIA präsentiert drei neue GeForce-Grakchips, online im www,
de/object/IO_30268.html,
Abruf am 14.01.2007
[55] : NVIDIA GeForce 7 Serie, online im www,
GeForce_7_Serie,
http://www.nvidia.
http://de.wikipedia.org/wiki/NVIDIA_
Abruf am 14.01.2007
http://www.hardware-mods.com/
hwmods/oc/forum/viewthread.php?forum_id=36&thread_id=87, Abruf am 20.01.2007
[56] : Grakkarten (NVIDIA u. ATI), online im www,
TM
[57] : NVIDIA GeForce
7800 - Technische Details, online im www,
page/specs_gf7800.html,
Abruf am 04.12.2006
[58] : RSX Chip, online im www,
jpg,
http://www.nvidia.de/
http://pc.watch.impress.co.jp/docs/2006/1111/ps3_36.
Abruf am 17.12.2006
TM
[59] : XDR
, online im www,
http://www.rambus.com/us/products/xdr_xdr2/index.html,
Abruf am 05.12.2006
Birger Martens,
Sven Prüfer
43
Xbox
TM
360 vs Playstation
R
3
Literatur
[60] : Playstation 3: Nvidias GPU rendert mit 128 Bit, online im www,
newsticker/meldung/59620,
http://www.heise.de/
Abruf am 05.12.2006
http://www.
computerbase.de/news/consumer_electronics/konsolen/sony/2005/september/
sonys_playstation_3_shader-model_3/, Abruf am 10.12.2006
[61] :
Sony
Playstation
3
kommt
[62] : Terra Soft, online im www,
mit
Shader-Model
3,
online
im
www,
http://www.terrasoftsolutions.com/products/ydl/, Abruf
am 23.12.2006
Sony
erlaubt
zweites
Betriebssystem
auf
der
PS3,
online
im
www,
http:
//www.computerbase.de/news/consumer_electronics/konsolen/sony/2006/november/
sony_betriebssystem_ps3/, Abruf am 09.12.2006
[63] :
TM
[64] : Xbox
360 Board, online im www,
jpg,
http://www.darkmoon.org/images/x360Chipset.
Abruf am 16.12.2006
[65] : Graphics processors, Norm Rubin, online im www,
Graphics-processors-Norm-Rubin.ppt,
Abruf am 20.01.2007
[66] : Playstation 3 Board, online im www,
1111/ps3_32.jpg,
cag.csail.mit.edu/streamit/talks/
http://pc.watch.impress.co.jp/docs/2006/
Abruf am 16.12.2006
R
3: An Engineering Masterpiece, online im www,
[67] : PLAYSTATION
com/us/products/ps3.html,
[68] :
Fehlerkorrekturverfahren,
Fehlerkorrekturverfahren,
http://www.rambus.
Abruf am 16.12.2006
online
im
www,
http://de.wikipedia.org/wiki/
Abruf am 14.01.2007
[69] : Microsoft Discloses XBOX 360 Architecture, online im www,
Sections/News/Print.aspx?NewsId=14842,
http://www.cdrinfo.com/
Abruf am 20.01.2007
TM
R
Xbox
360, online im www,
http://www.computerbase.de/
artikel/hardware/multimedia/2005/test_microsoft_xbox_360/1, Abruf am 25.11.2006
[Allgemeiner Link] Microsoft
[Allgemeiner Link] c't, Spaÿzentrale - Erster Blick auf Sonys Playstation 3, online im www,
http://193.99.144.85/ct/06/25/028/,
Birger Martens,
Sven Prüfer
Abruf am 11.12.2006
44
Xbox
TM
360 vs Playstation
R
3
9
Anlagen
9 Anlagen
Abbildung 17: Microsoft Discloses XBOX 360 Architecture [69]
Birger Martens,
Sven Prüfer
45
Xbox
TM
360 vs Playstation
R
3