Conversão A/D e D/A

CONVERSÃO A/D E D/A
Raimundo Carlos Silvério Freire
Resumo:
Os conversores A/D e D/A são usados como interface entre os circuitos
analógico e digital. Serão apresentadas, nesse mini-curso, as técnicas de conversão A/D
e D/A. As arquiteturas dos conversores D/A abordadas serão: com resistor ponderado,
com rede R-2R e com PWM. As arquiteturas de conversores D/A serão divididas em
dois grupos: à frequência de Nyquist (paralelo, aproximação sucessiva, rampa dupla e
incremental) e sobre-amostrados (delta sigma). Serão mostradas as características de
conversores A/D e D/A e feitas comparações dos diversos conversores com relação a
estas características. Abordagens de implementação desses conversores em circuitos
integrados também serão feitas.
1. Introdução
A maior imunidade ao ruído é a grande vantagem do tratamento do sinal na
forma digital em relação ao tratamento analógico. Essa vantagem também traz como
conseqüência a maior facilidade de armazenamento de dados. Entretanto, a maioria dos
sinais presentes na natureza é analógica (desprezando-se os efeitos quânticos). Deve-se,
portanto, fazer uma conversão dos sinais analógicos para a forma digital usando-se
conversores A/D e, depois do processamento, às vezes é necessário converter os sinais
digitais para a forma analógica usando-se os conversores D/A.
Um sistema de controle de processos pode ser representado pelo diagrama de
blocos da figura 1. Esse sistema é composto na parte de aquisição de dados por:
transdutores, condicionadores analógicos de sinal, circuitos de amostragem e retenção,
multiplexador, conversor A/D, circuitos de interface e microprocessador. O
microprocessador trata o sinal digital e pode interferir no processo usando conversores
D/A e circuitos de acionamento.
Figura
1:
Diagrama
de
blocos
de
um
sistema
de
controle
de
processos.
O processo de transformação de um sinal analógico em digital começa pelas
amostragem e retenção realizadas pelos circuitos SH (sample and Hold). Segundo o
critério de Nyquist, a frequência de amostragem deve ser igual ou maior do que o dobro
da banda de frequência do sinal amostrado.
2.
Características
dos
conversores
A/D
e
D/A:
2.1.
Faixa
dinâmica:
Faixa
de
valores
de
amplitude
do
sinal
analógico.
2.2. Resolução: Menor variação, dentro da faixa dinâmica, do sinal analógico que causa
uma variação no sinal digital.
Existe
uma
relação
entre
a
resolução
e
o
número
de
bits
do
conversor,
dada
por:
(1)
em
que
q
é
a
resolução,
N
é
o
número
de
bits,
ErM
e
Erm
são
os
valores
analógicos
máximo
e
mínimo
da
faixa
dinâmica,
2.3. Tempo
de
conversão:
Duração
de
tempo
em
que
se
garante
que
o
conversor
tenha
um
valor
válido
na
saída,
a
partir
do
momento
em
que
foi
aplicado
um
sinal
na
entrada
e
o
processo
de
conversão
foi
iniciado.
2.4. Erros:
Nos
processos
de
conversão,
diversos
erros
podem
estar
associados
aos
conversores
A/D
e
D/A,
dentre
os
quais
se
pode
destacar
o
Erro
de
Quantização,
que
se
comete
ao
se
converter
um
sinal
analógico
para
digital.
Este
erro
está
limitado
à
resolução
do
conversor
(q).
Geralmente
assume‐se
que
o
valor
digital
corresponde
a
metade
da
faixa
analógica,
então
o
erro
(e)
de
quantização
está
limitado
a
–q/2
<
e
<
+q/2.
Outros
erros
importantes
são
os
de
ganho,
deslocamento,
linearidade
e
não‐monotonicidade
(figura
2).
Figura
2:
Erros
em
conversores
A/D
e
D/A.
3.
Conversores
D/A:
Os conversores D/A convertem um sinal digital para um sinal discreto em
amplitude com 2N níveis. Geralmente considera-se esse sinal discreto como sendo
analógico, especialmente nos casos em que N é grande e/ou que o sinal de saída do D/A
é colocado na entrada de um filtro passa-baixas. Pode-se destacar 3 tipos de
conversores D/A:
3.1.
A
resistor
ponderado:
O
conversor
D/A
a
resistores
ponderados
é
constituído
por
uma
malha
de
resistores
ponderados,
uma
tensão
de
referência
e
chaves
analógicas.
Na
figura
3
mostra‐se
um
conversor
D/A
a
resistores
ponderados
de
4
bits.
No circuito da figura 3, cada resistor tem como valor Ri=Rpi, em que pi é uma
ponderação correspondente ao peso do bit i na palavra binária. O comando de cada
chave é associado a um bit da palavra binária. Quando o bit é 1, a chave
correspondente está fechada e uma corrente, que é função da tensão de referência
Vref e da resistência Ri, passa pela chave e é convertida em uma tensão proporcional
ao seu valor. Quando mais de um bit está ativo, as correntes geradas são somadas e
convertidas. Desta forma, a tensão de saída é dada por:
(2)
Figura
3:
Conversor
D/A
de
4
bits
a
resistores
ponderados.
O maior problema do conversor D/A a resistores ponderados é a dispersão
nos valores dos resistores, por exemplo: em um conversor de 10 bits são
necessários resistores R, 22R,...., 211R. Esse problema faz com que este tipo de
conversor seja muito pouco usado.
3.2. Com rede R-2R: O conversor D/A com rede R-2R, ao contrário do conversor com
resistores ponderados, usa apenas dois valores de resistências. Na figura 4 mostrase um exemplo deste tipo de conversor D/A com 4 bits. A tensão de saída Vs é dada
da mesma forma que na expressão 2.
Figura
4:
Conversor
D/A
de
4
bits
com
rede
R‐2R.
2.3.
PWM:
Os
conversores
A/D
com
PWM
são
bastante
usados
em
microcontroladores.
Gera‐se
um
sinal
com
período
constante
T,
amplitude
constante
E
e
duração
de
pulso
programável
digitalmente
τ
(figura
5).
O
valor
médio
desse
sinal
é
dado
por:
(3)
Como T e E são constantes, então Vmed corresponde ao valor digital programado
em τ. O maior problema desse tipo de conversor D/A é o tempo de resposta, que é
grande.
Figura
5:
Sinal
PWM.
4.
Conversores
A/D:
Os conversores A/D podem ser classificados em dois grandes grupos: a
frequência de Nyquist e sobre-amostrados. Dentre os primeiros destacam-se o paralelo,
o de aproximações sucessivas e de rampa dupla. Dentre os sobre-amostrados destaca-se
o delta-sigma.
4.1.
Paralelo:
O
princípio
do
conversor
A/D
paralelo
consiste
em
comparar,
simultaneamente,
a
tensão
de
entrada
Ve
com
2N‐1
tensões
de
referências,
em
que
N
é
o
número
de
bits
do
conversor
A/D.
Na
Figura
6
mostra‐se
um
conversor
A/D
paralelo
de
3
bits.
Oito
(23)
palavras
digitais
podem
ser
representadas
e
a
montagem
utiliza
sete
(23‐1)
comparadores.
Cada
comparador
possui
como
entradas
a
tensão
Ve
e
uma
tensão
de
referência,
que
é
obtida
a
partir
de
Vref
e
de
uma
malha
de
resistores.
O
objetivo
desta
malha
de
resistores,
juntamente
com
os
comparadores,
é
delimitar
os
intervalos
de
tensões
para
se
identificar
no
qual
está
inserida
a
tensão
Ve.
A
faixa
de
cada
intervalo
é
igual
à
resolução
dada
pela
expressão
(1).
Figura
6:
Conversor
A/D
paralelo
de
3
bits.
O
conversor
paralelo
pode
fazer
conversões
muito
rápidas,
pois
seu
tempo
de
conversão
é
limitado
apenas
pelos
tempos
de
resposta
dos
comparadores
e
das
portas
lógicas.
O
problema
destes
conversores
está
na
quantidade
de
comparadores
utilizados
que
deve
ser
de
2N‐1,
portanto
conversores
paralelos
com
mais
de
5
bits
(61
comparadores)
não
são
comuns.
4.2.
Aproximações
sucessivas:
Um
conversor
A/D
por
aproximações
sucessivas
está
representado
na
figura
7.
No
início
da
conversão,
o
registrador
de
aproximações
sucessivas
coloca
em
sua
saída
uma
palavra
digital
correspondente
a
metade
da
faixa
de
valores
digitais.
Na
saída
do
D/A
aparece
então
uma
tensão
analógica
igual
a
Vref/2,
que
é
comparada
com
a
tensão
analógica
de
entrada
Ve.
O
RAS
muda
a
palavra
digital
na
sua
saída
acrescentando
¼
da
faixa
do
sinal
digital
(Vref/4
para
o
sinal
analógico)
se
Ve
>
Vc
(saída
lógica
do
comparador
igual
a
0)
ou
subtraindo
esse
mesmo
valor
se
Ve
<
Vc
(saída
lógica
do
comparador
igual
a
1).
Esse
processo
é
feito
N
vezes
(N
é
o
número
de
bits)
e
a
cada
nova
interação
o
valor
que
se
acrescenta
(ou
se
subtrai)
é
Vref/2i
(em
que
i
é
o
número
da
iteração).
Ao
final
de
N
iterações
tem‐se
em
P
a
palavra
digital
correspondente
ao
valor
analógico
de
Ve.
Figura
7:
Conversor
A/D
por
aproximações
sucessivas.
Estes conversores possuem uma implementação mais simples do que os
conversores paralelos, mas o tempo de conversão é maior.
4.3.
Rampa
dupla:
Na
figura
8
mostra‐se
uma
arquitetura
de
um
conversor
A/D
de
rampa
dupla.
Neste
tipo
de
conversor
a
conversão
se
dá
em
duas
etapas,
na
primeira,
a
tensão
analógica
de
entrada
é
integrada
(com
valor
inicial
zero)
durante
2N
pulsos
do
relógio
(clock).
Na
segunda,
a
tensão
de
referência
é
integrada
(com
valor
inicial
igual
ao
valor
final
da
primeira
etapa)
até
que
a
saída
do
integrador
chegue
a
zero.
Os
pulsos
do
relógio
são
contados
durante
essa
segunda
etapa
e
o
valor
final
corresponde
ao
valor
da
tensão
de
entrada
Ve.
Esse
tipo
de
conversor
tem
implementação
bastante
simples
e
pode
ter
um
número
de
bits
N
bastante
elevado,
mas
o
tempo
de
conversão
é
também
muito
grande.
Figura
8:
(a)
Conversor
A/D
de
rampa
dupla;
(b)
fases
de
conversão.
4.4.
Delta
Sigma:
Os
conversores
A/D
delta
sigma
usam
a
sobre‐amostragem
para,
a
partir
de
um
conversor
A/D
de
N
bits,
obterem
em
sua
saída
uma
palavra
digital
com
um
número
de
bits
maior
que
N.
Estes
conversores
são
compostos
de
um
modulador
delta
sigma
e
de
um
decimador
(figura
9.a).
O
decimador
é
um
circuito
digital
que
faz
a
função
de
um
filtro
passa‐baixas.
Na
figura
9.b
está
representado
em
diagrama
de
blocos
um
modulador
de
primeira
ordem.
Os
conversores
A/D
delta
sigma
são
muito
usados
atualmente
pela
sua
facilidade
de
implementação
em
circuitos
integrados.
Figura
9:
(a)
Conversor
A/D
delta
sigma;
(b)
modulador
delta
sigma
de
primeira
ordem.
5.
Comparação
de
Desempenho
de
Conversores
A/D:
Quadro 1: Comparação de desempenho de conversores A/D.
Tipo
Vantagens
Desvantagens
Aplicações
Principais
Paralelo
Muito
rápido
Baixa
resolução
Digitalização
de
vídeo
e
de
sinais
de
freqüências
elevadas.
Aproximações
Circuito
com
Baixa
Bem
mais
lento
Aquisição
de
dados
sucessivas
Complexidade
que
o
paralelo
Rampa
Dupla
Possibilidade
de
se
Lento
Equipamentos
de
obter
número
de
medição
bits
elevado.
Delta
Sigma
Facilidade
de
Lento
Celulares,
DVD,
etc.
integração
6.
Sugestão
de
leitura:
CMOS
Cascade
Sigma‐Delta
Modulators
for
Sensors
and
Telecom.
Error
Analysis
and
Practical
Design.
Autores:
R.
del
Río,
F.
Medeiro,
B.
Pérez‐Verdú,
J.
M.
de
la
Rosa,
Á.
Rodriguez‐Vazquez.
Editora:
Springer
Countinous‐Time
Sigma‐Delta
A/D
Conversion.
Fundamentals,
Performance
Limits
and
Robust
Implementarions.
Autores:
Ortmanns,
Gerfers.
Editora:
Springer
Data
Converters.
Autores:
Franco
Maloberti.
Editora:
Springer
Switched‐Capacitor
Techiniques
for
High‐Accuracy
Filter
and
ADC
Design.
Autores:
Patrick
J.
Quinn,
Arthir
H.
M.
van
Roermund