Experiência 3

EE827
CMOS
Experiência 4: CIRCUITOS CMOS
Introdução
Este experimento consiste em familiarizar a análise dos dados obtidos através
de medições em bancada com os dados declarados pelo fabricante de circuitos
integrados, assim como capacitar a implementação de qualquer função lógica
utilizando a tecnologia CMOS.
O roteiro está dividido em: circuito TTL, circuito CMOS, universalidade das
portas NOR e NAND, interface entre TTL/CMOS e CMOS/TTL.
Parte I – Curva Característica de inversores TTL e CMOS
Material utilizado: montagem de teste, fonte de alimentação DC, gerador de sinais,
osciloscópio, pront-o-labor e folhas de dados.
O diagrama esquemático, ilustrado abaixo, permite que obtenhamos a curva
característica de um circuito inversor.
Figura 1: Circuito para obtenção da curva característica, onde CC1 é o sinal vertical e CC2 é o sinal
horizontal.
Procedimento
(1) Tendo a folha de dados do CI 7404 (Hex inverter) tecnologia TTL, observe a
pinagem e o valor correto da tensão de alimentação antes de realizar a montagem em
pront-o-labor, figura 1.
(a) Anote os seguintes valores declarados pelo fabricante: VOH, VOL, VIH, VIL.
(b) Utilize o diodo 1N4148, R1 = 220 Ω, R2 = 330 Ω e aplique um sinal senoidal em VIN
de valor mínimo –2 V, valor máximo 8 V e freqüência de 1,5 kHz.
(b.1) Plote os sinais presentes em VIN e na entrada do inversor que estiver sendo
utilizado.
(b.2) Plote a curva característica de transferência do inversor.
(2) Tendo a folha de dados do CI 4069 (Hex inverter) tecnologia CMOS, observe a
pinagem e o valor correto da tensão de alimentação antes de realizar a montagem em
pront-o-labor, figura 1.
(c) Anote os seguintes valores declarados pelo fabricante: VOH, VOL, VIH, VIL para VDD =
5 V.
___________________________________________________________________________
1
EE827
CMOS
(d) Utilize o diodo 1N4148, R1 = 1 kΩ, R2 = 1 kΩ e aplique um sinal senoidal em VIN de
valor mínimo –1 V, valor máximo 7 V e freqüência de 1,5 kHz.
(d.1) Plote os sinais presentes em VIN e na entrada do inversor que estiver sendo
utilizado.
(d.2) Plote a curva característica de transferência do inversor.
(3) Tendo a folha de dados do CI 4069 (Hex inverter) tecnologia CMOS, realize os
seguintes passos:
(e) Anote os seguintes valores declarados pelo fabricante: tPHL e tPLH para VDD = 5 V.
(f) Monte o circuito ilustrado na figura 2, utilize um capacitor de 68 pF e aplique uma
forma de onda quadrada em VIN de valor mínimo –1 V, valor máximo 6 V e freqüência
de 5 kHz.
Figura 2: Circuito para obtenção dos tempos de propagação.
(f.1) Plote os sinais presentes em VIN e na saída do inversor que estiver sendo
utilizado.
(f.2) Plote e meça os valores de tPHL e tPLH.
Parte II – Universalidade das portas NOR e NAND
Material utilizado: montagem de teste, fonte de alimentação DC, gerador de sinais,
osciloscópio, pront-o-labor e folhas de dados.
O diagrama esquemático, ilustrado abaixo, permite que obtenhamos sinais em
três freqüências distintas, que são VIN e as duas tensões VOUT.
___________________________________________________________________________
2
EE827
CMOS
Figura 3: Circuito divisor de freqüência.
Procedimento
(1) Tendo a folha de dados do CI 4001 (Quadruple 2-input NOR gate) tecnologia
CMOS, observe a pinagem e o valor correto da tensão de alimentação antes de realizar
a montagem em pront-o-labor.
(a) Projete um circuito que implemente a função lógica Y = A + B + C utilizando
somente 01 (um) CI 4001. Esboce tal circuito e construa sua tabela verdade.
(b) Tendo em consideração que todos os estados das variáveis de entrada devem ser
testados para validar experimentalmente seu projeto:
(b.1) Plote os sinais das entradas A, B e C e o sinal de saída Y num mesmo gráfico.
Parte III – Interface CMOS/TTL e TTL/CMOS
Material utilizado: montagem de teste, fonte de alimentação DC, gerador de sinais,
osciloscópio, pront-o-labor e folhas de dados.
O circuito esquemático, ilustrado abaixo, permite que o nível de tensão gerado
pela tecnologia CMOS seja compatível com a tecnologia TTL.
Figura 4: Interface CMOS/TTL.
Procedimento
(1) Tendo a folha de dados do CI 4007 (Dual complementary pair and inverter)
tecnologia CMOS e do CI 7404 (Hex inverter) tecnologia TTL, observe a pinagem e o
valor correto da tensão de alimentação antes de realizar a montagem em pront-o-labor.
(a) Realize a montagem do circuito da figura 4, utilize R1 = 1 kΩ, C = 0,1 µF e aplique
uma forma de onda quadrada de valor mínimo 0 V, valor máximo 5 V e freqüência de
1,5 kHz.
(b) Plote as tensões VIN, VOUT1 e VOUT2 num mesmo gráfico.
(2) Seja o esquemático
___________________________________________________________________________
3
EE827
CMOS
Figura 5: Interface TTL/CMOS.
(c) Realize a montagem do circuito da figura 5, utilize CI 7404, CI 4007, R1 = 1 kΩ, R2 =
8,2 kΩ, C = 0,1 µF e aplique uma forma de onda quadrada em VIN de valor mínimo 0 V,
valor máximo 5 V e freqüência de 1,5 kHz.
(d) Plote as tensões VIN, VOUT1 e VOUT2 num mesmo gráfico.
Análise dos Resultados
Parte I
(1) Compare se os valores obtidos nos itens (a) e (b.2) são compatíveis, justifique sua
resposta.
(2) Compare se os valores obtidos nos itens (c) e (d.2) são compatíveis, justifique sua
resposta.
(3) Comente sobre os valores de tPHL e tPLH obtidos nos itens (e) e (f.2).
(4) Analisando a folha de dados do CI 4007 (Dual complementary pair and inverter)
tecnologia CMOS, proponha uma nova montagem que resulte numa inversão dupla do
sinal aplicado na entrada. Faça um gráfico contendo a interconexões dos pinos
utilizados.
Parte II
(1) Quais foram as freqüências dos sinais A, B e C utilizadas na sua implementação?
(2) Refaça o item (a) utilizando a folha de dados do CI 4011 (Quadruple 2-input NAND
gate).
Parte III
(1) Os níveis obtidos para VOUT1 e VOUT2 no item (b) são coerentes com os níveis
desejáveis para termos explicitamente nível lógico “0” e “1” ? Justifique sua resposta.
(2) Os níveis obtidos para VOUT1 e VOUT2 no item (d) são coerentes com os níveis
desejáveis para termos explicitamente nível lógico “0” e “1” ? Justifique sua resposta.
(3) Qual a função do capacitor C utilizado nos circuitos das figuras 4 e 5 ?
___________________________________________________________________________
4