Contadores 378KB Jun 11 2012 03:03:08 PM

Electrónica Digital
Contadores
Indíce
CONTADORES ....................................................................................................... Erro! Marcador não definido.
CONTADORES EM ANEL......................................................................................................................2
CONTADOR JOHNSON ........................................................................................................................5
CONTADORES SÍNCRONOS ...............................................................................................................9
CONTADORES ASSÍNCRONOS.........................................................................................................23
APLICAÇÕES ......................................................................................................................................29
1 de 30
Electrónica Digital
Contadores
CAPÍTULO 9 – CONTADORES
O nome contador designa geralmente qualquer circuito sequencial cujo diagrama de estados contém
um só ciclo.
Diagrama de estados de um contador
O módulo do contador é o número de estados do ciclo sendo de módulo m se tiver m estados. Por
vezes é chamado de divisor por m.
CONTADORES EM ANEL
A conversão série/paralela é uma aplicação de dados dos registos de deslocamento mas existem
outras aplicações sem dados.
Contador em anel de módulo 4
Com Iógica adicional podem-se construir circuitos com estados cíclicos como os contadores, que se
tornam úteis em muitas situações de comando.
2 de 30
Electrónica Digital
Contadores
O contador mais simples de n estados usa um registo de n bits e é o contador em anel ou ring
counter.
Fazendo do 74LS194 um SISO com deslocamento à esquerda (QD para QA) e com a saída QA ligada à
entrada, ou seja, em rotação à esquerda, podemos obter um contador de módulo 4 se no RESET (entenda-se
colocar num determinado estado) inicial, em que se faz S1 = 1 S0 = 1, carregarmos DCBA = 1000.
O terminal RESET ao voltar ao estado baixo (S1 = 1 S0 = 0) permite o deslocamento à esquerda do bit
1 produzindo 4 estados diferentes antes de se repetir, como mostra o seu diagrama temporal.
Considere o contador em anel de quatro bits com deslocamento à esquerda, notando que temos Q3 Q2
Q1 Q0.
Represente o seu diagrama temporal.
Resolução:
Diagrama temporal do contador em anel
Este contador tem o grande problema de não ser fiável pois basta desaparecer o 1, por qualquer
motivo, para o contador ir para o estado 0000 e nunca mais de lá sair, ou aparecer um 1 tal que se tenha, por
exemplo, 0101 para o seu funcionamento ser incorrecto.
Como envolve quatro flip-flops o número possível de estados é dezasseis (24), pelo que o diagrama de
todos esses possíveis estados é o da figura.
3 de 30
Electrónica Digital
Contadores
Diagrama de todos os possíveis estados do contador em anel
Verificamos que doze desses estados estão fora dos que pretendemos.
Represente o diagrama de estados de um contador em anel de módulo 6 cuja rotação se faça à direita.
Resolução:
Diagrama de estados de um contador em anel de módulo 6
Pode-se construir um contador auto-corrector que no máximo ao fim de 4 clocks tenha o
funcionamento correcto.
A figura mostra uma solução para fazer circular um único 1 à custa de uma NOR que introduz na
entrada série um 1, caso os 3 bits menos significativos sejam 0, senão introduz um 0.
Ou ainda outra solução para fazer circular um único 0 à custa de uma NAND que introduz na entrada
série um 0, se os 3 bits menos significativos forem 1, senão introduz um 1.
Em qualquer das situações deixou de haver a necessidade de carregar inicialmente qualquer
combinação.
4 de 30
Electrónica Digital
Contadores
Contadores em anel com auto-correcção: a) Para fazer circular um único 1; b) Para fazer circular um único 0
Mostra-se na figura o diagrama de todos os possíveis estados do contador que faz circular um único 1.
Diagrama de estados do contador em anel auto corrector e fazendo circular um único 1
A maior utilização destes Contadores deve-se à descodificação directa obtida nas saídas dos flip-flops
que selecciona 1 em n.
CONTADOR JOHNSON
Ligando no registo SISO de n bits o complementar da saída à sua entrada série obtemos um contador
de 2n estados desde que o estado inicial corresponda a um clear do registo.
Neste caso o reset inicial coincide com o clear do registo.
5 de 30
Electrónica Digital
Contadores
Contador Johnson de módulo 8
Construa o diagrama temporal do contador Johnson de 4 bits notando que temos Q3 Q2 Q1 Q0 com
rotação à esquerda.
Resolução:
Diagrama temporal do contador Johnson de módulo 8
O seu diagrama de estados será o da figura.
Diagrama de estados do contador Johnson de módulo 8
6 de 30
Electrónica Digital
Contadores
Considere um contador Johnson de módulo 6 com rotação à direita. Represente o seu diagrama de
estados.
Resolução:
Diagrama de estados do contador Johnson de módulo 6
Da tabela de estados facilmente se conclui a descodificação necessária para obter uma selecção de 1 em n.
Por exemplo, para o estado S1 basta reparar que é o único que tem Q3 = 0 e Q0 =0 donde S1 = Q3’ Q0’.
Este contador, com o aparecimento de situações estranhas à sequência, também tem os mesmos
problemas do anterior.
A sua resolução passa pelo contador auto-corrector apresentado na figura, em que se faz o
carregamento de DCBA = 1000 nas entradas paralelas como sendo o próximo estado, sempre que apareça
uma situação do tipo 0 x x x...x 0. Esta sequência é detectada pela porta NOR de duas entradas, qualquer que
seja o número de bits do contador.
7 de 30
Electrónica Digital
Contadores
Contador Johnson auto-corrector de módulo 8
Pode-se provar que este circuito corrige qualquer situação estranha que apareça, notando que agora
só são oito os estados que estão fora da sequência pretendida.
No entanto, o CD4022 é um contador Johnson de 8 estados com saídas activas baixas que não
apresentam esses picos transitórios.
Mostramos o símbolo do CD4017 ou 74HCT4017, um contador de módulo 10 ou divisor de frequência
por 10, conforme se pode ver na legenda CTRDIV 10, com um circuito corrector de contagens anómalas dentro
de 11 períodos de clock.
Reage ao flanco ascendente na entrada de clock activa alta (14 ou CLK) se a outra entrada (13 ou
ENA) está baixa, ou reage ao flanco descendente do clock na activa baixa (13) se a primeira (14) estiver alta,
pois estas duas entradas de clock estão ligadas pela condição AND (&).
Cada uma delas funciona como enable da outra.
Circuito CD4017 ou 74HCT4017 com contador decimal
8 de 30
Electrónica Digital
Contadores
O símbolo normalizado deste contador tem algumas legendas ainda nossas desconhecidas.
A legenda CT = 0 na entrada significa que quando estiver activa a saída é 0, ou seja, esta entrada é o
clear assíncrono do contador.
Na saída CO (carry out) a legenda CT < 5 diz-nos que será activa quando a contagem for menor de
que 5. Esta saída activa alta permite realizar a cascata de andares, se ligada à entrada activa alta de clock (14)
do andar seguinte, além de apresentar uma onda com uma frequência dez vezes menor do que a do clock.
Construa com o CD 4017 um divisor de frequência por 6. Desenhe a respectiva onda de saída.
Resolução:
Basta ligar a saída 6 ao clear.
Saída do CD 4017
1 Qualquer das saídas 0, 1, 2, 3, 4, 5 apresenta uma onda de período 5 vezes a do clock;
2 A activação da saída 6 no clock 7 conduz ao reset do contador ou à activação da saída 0.
CONTADORES SÍNCRONOS
Os contadores estudados são síncronos porque todas as entradas de clock dos flip-flops envolvidos
estão ligadas ao mesmo clock determinando mudanças simultâneas.
Vamos ver contadores que com n flip-flops T têm um módulo máximo de 2n.
9 de 30
Electrónica Digital
Contadores
Contadores síncronos de módulo 16: a) Activação série; b) Activação paralela
Num dos circuitos a activação da entrada T é série porque é feita em cadeia enquanto no outro é
paralela, sendo a lógica combinatória que determina qual dos flip-flops muda no flanco ascendente do clock.
Isso acontece se o enable do contador estiver activo e se todos os bits menos significativos estiverem
a 1, o que torna óbvia a ligação da AND.
Embora o primeiro circuito só utilize portas AND de duas entradas, cada flip-flop tem de esperar pela
mudança do anterior, exigindo por isso que o clock não tenha um estado alto de pequena duração, para
permitir a propagação da activação da entrada T de flip-flop em flip-flop.
Na segunda estrutura isso já não acontece porque cada entrada T tem uma porta AND dedicada, cujas
entradas não têm de esperar por nenhuma mudança dos outros flip-flops, pois a informação necessária está
presente simultaneamente em todos eles.
Represente as ondas de saída de um contador de módulo 4 tendo em conta os tempos de atraso
produzidos nos flip-flops.
10 de 30
Electrónica Digital
Contadores
Resolução:
Diagrama temporal num contador de módulo 4 tendo em conta os tempos de atraso nos flip-flops
1 É importante notar que a mudança na saída do flip-flop 0 ocorre depois do flanco activo do clock pelo que o
seu efeito só se produz no flanco seguinte.
O 74LS163 é um contador de 4 bits com uma estrutura similar à paralela e usando flip-flops T
baseados no D para facilitar as funções de load e clear, ambas activas baixas.
A activação da entrada T de cada flip-flop é determinada pelo enable geral (ENP e ENT ambos activos
altos) e pelos bits menos significativos.
11 de 30
Electrónica Digital
Contadores
Circuito do 74LS163
A cada entrada do flip-flop D está aplicada a saída activa alta de um multiplexer de 2 entradas:
• Sendo uma a entrada de dados paralela (A, B, C, D);
• Outra a saída de uma EXNOR, de modo a permitir o funcionamento do flip-flop como T.
O multiplexer construído com duas portas OR e uma AND fica inactiva com a entrada clear activa, pelo
que:
• A saída é 0 se a entrada clear estiver activa;
• Carrega a informação da entrada paralela (A, B, C, D) se a entrada load estiver activa;
• Os flip-flops funcionam como T de entrada sempre activa caso nenhuma das entradas de
load ou clear estiver activa.
A saída RC => ripple carry output, indica o carry do bit mais significativo e está a 1 quando todos os
bits do contador estão a 1 e a entrada ENT está activa.
12 de 30
Electrónica Digital
Contadores
A tabela seguinte resume o seu funcionamento.
Funcionamento do 74LS163
Para a contagem ser contínua as ligações são as da figura.
Contador de módulo 16 com o 74S163
Represente as ondas de saída Q e RCO do 74LS163 admitindo as ligações da figura anterior.
Resolução:
Ondas de saída do contador de módulo 16
13 de 30
Electrónica Digital
Contadores
Observando as ondas nas saídas Q podemos observar que são divisoras de frequência por 2, 4, 8, 16
do clock de entrada.
O clear deste contador é síncrono mas algumas aplicações precisam de um assíncrono, que podemos
encontrar no 74LS161.
Embora o 74LS163 seja um contador de módulo 16, pode ter um módulo inferior, se usarmos a entrada
de load ou de clear.
O uso do load é simples em lógica mas não fornece uma contagem natural a partir de 0, sendo mais
usada como divisor de frequência.
Por exemplo consegue-se um contador de 10 fazendo com que o 74LS163 conte 10 estados de 6 a 15,
inclusive.
Então, por inversão da saída RCO, que detecta o estado 15, activa-se a entrada LOAD que carrega 6
nas entradas paralelas. Porque o load é síncrono só quando o contador tender a passar de 15 a 0 é que o 6 é
carregado.
Contador de módulo 10 com o 74LS163 usando a entrada de load
Podemos usar o clear do contador quando decorrerem 10 períodos de clock, ou seja, quando a saída
passar do número 9 ao número 10, uma vez que a contagem começou em 0.
A entrada de clear neste contador é síncrona e por isso só na passagem a 10 é que se efectua o reset
do contador. Com uma NAND detectamos QD = QA = 1, porque esta combinação só ocorre uma vez e é
dispensável detectar simultaneamente QCQB = 00 para activar o CLR enquanto a contagem está em 9. De uma
maneira geral neste tipo de contadores bastar-nos-á ligar pela porta NAND os bits 1 do número binário.
Contador de módulo 10 com o 74LS163 usando a entrada de clear
14 de 30
Electrónica Digital
Contadores
Represente as ondas de saída do contador de módulo 10 usando a entrada de clear.
Resolução:
Ondas de saída do contador de módulo 10 com o 74LS163 usando a entrada de clear
Caso se pretenda construir o contador com o 74LS161, cuja entrada de clear é assíncrona, a activação
desta é feita quando as saídas traduzem 10 em binário (QD QB = 11 por ser uma situação única dentro desta
contagem) para permitir que se permaneça um período do clock no estado 9.
Contador de módulo 10 usando o 74LS161 com clear assíncrono
Represente o diagrama temporal do contador de módulo 10 usando o 74LS161 com o clear assíncrono
e evidenciando todos os estados.
15 de 30
Electrónica Digital
Contadores
Resolução:
Diagrama temporal evidenciando a passagem do estado 10 a 0
1. Durante um intervalo de tempo muito curto, e correspondente ao tempo de propagação da entrada
de clear para a saída, a saída Q1 está a 1, ou seja, o contador está no estado 11.
2. Este procedimento em contadores construídos com flip-flops discretos pode, por vezes, não resultar
devido aos diferentes tempos de propagação envolvidos. Assim, se uma saída precisar que a condição
de clear permaneça mais tempo, isso pode não se verificar porque as outras saídas já se alteram. Os
contadores em circuito integrado evitam essas situações.
A construção de contadores de módulo superior a 16 faz-se com uma cascata de 74LS163 em que a
saída RCO é aplicada às entradas de enable do andar mais significativo e o clock é aplicado simultaneamente
em todos os C. I.
Contador de módulo 256 com o 74LS163
16 de 30
Electrónica Digital
Contadores
A saída RCO só activa o 74LS163 seguinte quando as respectivas saídas corresponderem ao estado
15 e a sua entrada ENT estiver activa.
Este esquema pode ser estendido até ao número de bits pretendido embora a sua velocidade máxima
seja limitada pelo tempo de propagação do ripple carry pelos andares.
Muitas vezes podemos comandar vários dispositivos por intermédio dos estados de um contador
combinado com um descodificador para obter uma saída seleccionada em cada n, à semelhança do CD4017.
Combinação de um contador de módulo 8 com um demultiplexer de 1 para 8: a) Circuito; b) Circuito 74LS374
com latches D
No caso de termos 8 saídas o circuito está representado na figura, realçando desde já o possível
aparecimento de picos transitórios (glitches), originados pelos diferentes tempos de resposta das portas na
descodificação. O trajecto no 74LS138 da entrada A para a saída Y1 é diferente da entrada B para a mesma
saída, Y1.
Também é de notar que o contador é de módulo 16 mas o facto de a saída QD estar a 1 ou a 0 não
afecta a selecção no demultiplexer.
Diagrama temporal do contador de módulo 8 com descodificador e evidenciando os picos transitórios (glitches)
17 de 30
Electrónica Digital
Contadores
Esses picos transitórios não ocasionam problemas se activam entradas edge-triggered, como a de
LOAD no 74LS163, por aparecerem depois do flanco activo do clock, mas o mesmo não se passa se activam
entradas assíncronas ou os clocks de qualquer dispositivo, por poderem ser interpretados como flancos do
clock.
Os contadores em anel construídos com registos não ocasionam estes problemas devido à inexistência
de descodificação, como já vimos.
Para eliminar esses picos transitórios aplicam-se as saídas do descodificador a flip-flops D positive
edge-triggered comandados pelo mesmo clock notando que as saídas destes aparecem activadas com um
atraso de um período de clock em relação ao estado do contador, isto é, o contador tem QCQBQA = 101, a
saída Y5 do demultiplexer, está activa baixa e a saída do flip-flop Q4 está activa baixa.
Uma solução é renomear essa saída como Z5 e assim sucessivamente com todas as outras saídas
dos flip-flops D.
Uma outra hipótese consiste em ligar o clock a uma das entradas de enable G2 activas baixas do
demultiplexer fazendo com que a saída só esteja activa o tempo correspondente ao clock baixo mas que não
apresenta os picos transitórios.
Mostramos os símbolos normalizados de contadores de módulo 16 ou divisores de frequência por 16,
conforme se pode ver na legenda CTRDIV 16.
Circuitos 74LS161 e 74LS163 com contadores síncronos
Os símbolos normalizados destes contadores têm algumas legendas ainda nossas desconhecidas.
A legenda 5CT = 0 numa entrada significa que esta é dependente de C5 (o clock) e que quando estiver
activa a saída é 0, ou seja, esta entrada é o clear síncrono do contador.
Numa saída a legenda 3CT = 15 diz-nos que esta é dependente da entrada G3 e que será activa
quando a contagem for 15. Lembremo-nos que G representa uma dependência AND.
A legenda C5/2,3,4 + significa que será o clock a activar as entradas ou saídas cujas legendas são
precedidas de 5, donde se pode concluir que o clear (CT = 0) é síncrono no 74LS163 e assíncrono no
74LS161, que a contagem ascendente depende das entradas M2, G3, G4 e que o load das entradas paralelas
também é síncrono, pois temos 1,5 D.
18 de 30
Electrónica Digital
Contadores
Repare-se que M2 é uma entrada fictícia para dizer que o pino 9 (LD) deve estar activo alto. Os
números como [4] no corpo do símbolo indicam o peso do bit respectivo.
O circuito CD 4520 ou 74HCT4520 tem dois contadores binários de módulo 16 com a particularidade
de ter duas entradas de clock, uma activa alta e outra activa baixa, pelo que, por exemplo, o pino 1 reagirá ao
flanco positivo do clock se o pino 2 estiver alto, mas estará inibido se o pino 2 estiver baixo.
O pino 2 reagirá ao flanco negativo se o pino 1 estiver baixo mas ficará inibido com o pino 1 alto.
Concluímos que as duas entradas não podem estar simultaneamente activas.
Tem uma entrada de clear assíncrona.
Circuito CD4520 ou 74HCT4520 com contadores binários síncronos
Um contador semelhante é o 74LS169 onde o RCO e o LD são activos baixos assim como as entradas
de enable, embora a diferença fundamental seja realizar contagens ascendentes ou descendentes: é um
contador up/down.
Contador crescente - decrescente 74LS169
O sentido da contagem é determinado pela entrada UP/DN que se pode dizer UP/ DN’ para simbolizar
que a contagem descendente é com a entrada activa baixa e a ascendente com a entrada activa alta.
19 de 30
Electrónica Digital
Contadores
A entrada activa alta no pino 1 associada a M3 condiciona a contagem ascendente (+), como se pode
ver na legenda do clock C7, no pino 2, que está dependente de 3. Caso esteja activa baixa e associada a M4
determina a contagem decrescente (-) pelo facto da entrada de clock depender de 4 para esse efeito.
As indicações LOAD, COUNT, UP, DOWN não são normalizadas pois teoricamente não são
necessárias.
A saída no pino 15 estará activa baixa quando a contagem estiver em 0 ou 15 e estiver activa a
entrada G5.
Os contadores de módulo inferior a 16 realizam-se sempre com o recurso à entrada de load, que é
síncrona uma vez que não há entrada de clear, sendo a contagem crescente ou decrescente.
Assim, ligando a saída RCO à entrada LOAD, podemos construir o contador de módulo 10:
• Em contagem crescente, se as entradas paralelas estiverem a 6;
• Em contagem decrescente, se as entradas paralelas estiverem a 9.
Contadores de módulo 10 por actuação de RCO: a) Crescente; b) Decrescente
Podemos ainda detectar 9 (basta QD = QA = 1) com uma NAND e actuar na entrada LOAD activa baixa
se a contagem for crescente e as entradas paralelas estiverem a 0.
Contador de módulo 10 por detecção do 9
O circuito CD4516 ou 74HCT4516 tem um contador binário síncrono ascendente-descendente de
módulo 16 ou de 4 bits.
20 de 30
Electrónica Digital
Contadores
Tem uma entrada de carry in activa baixa, similar à de enable do 74LS163, à qual pode ser ligada a
saída de carry out, permitindo assim construir contadores de módulo superior a 16 por utilização de um clock
comum a todos os circuitos.
Circuito CD4516 ou 74HCT4516 com contadores síncronos ascendentes-descendentes
Um outro problema que nos pode surgir consiste na realização de um circuito sequencial que efectue
uma contagem não natural. Poderemos resolver esta questão de dois modos distintos:
1.° Utilização de F.F.'s
Utilizando F.F.'s J-K realize um circuito capaz de efectuar a seguinte contagem:
0; 3; 12; 7; 14; 5; 8; 10
Resolução:
Porque o maior valor da contagem é 1410, necessitamos de 4 F.F's. Construímos o seguinte quadro:
Utilizando mapas obtemos as expressões para as entradas J e K de cada flip-flop.
Obviamente não necessitamos de simplificar Jc nem KA, pois o resultado seria 0 e 1 respectivamente.
21 de 30
Electrónica Digital
Contadores
2.º Utilização de contadores em C.I. e lógica adicional
Seja agora um circuito que realize uma contagem de módulo 12, dependente do estado de duas
entradas externas B e A, de acordo com o diagrama de estados representado.
Resolução:
Vamos implementar este circuito usando um integrado contendo um contador, o 74LS163 e lógica
adicional.
Usaremos a entrada LD’ cada vez que a contagem não seguir a ordem natural, ou seja, cada vez que
no diagrama se representa um salto.
No nosso exemplo ocorrem saltos no estado 7, no 3 e no 11 e isto desde que a entrada B esteja a 1.
As entradas paralelas devem pois conter o valor 6 = 0110, pois será este o estado seguinte. Outra ocorrência
de salto sucede quando o contador estiver no estado 1 e a entrada A for 1. Neste caso o próximo estado será
0000. Deve ser este o valor a ser carregado no contador. A forma mais prática será actuar no clear.
O mesmo sucede para o estado 11, que, quando B = 0 originará 0000 como próximo estado.
A entrada clear, que é activa baixa, será:
22 de 30
Electrónica Digital
Contadores
uma vez que o mintermo m15 é condição opcional. O circuito resultante será o da figura seguinte.
CONTADORES ASSÍNCRONOS
Qualquer contador binário pode ser construído com n flip-flops T positive edge-triggered com entrada T
sempre activa, sem nenhuma Iógica adicional, se nos lembrarmos que eles só mudam de estado na transição
de 0 para 1.
Assim, cada flip-flop só muda se o anterior o fizer de 1 para 0, ou seja, é um divisor por dois do
anterior, pelo que o seu módulo será de 2n.
Chama-se contador de ripple porque o carry ou "vai um" caminha um bit de cada vez, do menos
significativo para o mais significativo.
Contador assíncrono ou ripple
23 de 30
Electrónica Digital
Contadores
Represente as ondas de saída de um contador assíncrono de módulo 8 tendo em conta os tempos de
propagação dos flip-flops.
Resolução:
Diagrama temporal do contador assíncrono com os tempos de propagação
Há uma diferença fundamental nas ondas de saída dos flip-flops destes contadores quando
comparadas com as dos síncronos e que resulta dos tempos de propagação dos flip-flops.
Havendo vários flip-flops a mudar de estado observamos que o mais significativo só muda de estado
depois do anterior, produzindo-se um atraso cumulativo da resposta em relação ao clock.
A descodificação que se faça destas saídas produz picos transitórios ou glitches. Por exemplo, no 4°
clock aquelas são 011 mas passando sucessivamente a 010, 000 e 100.
Se o flip-flop for negative edge-triggered o contador deixa de ser crescente para ser decrescente,
invertendo-se os respectivos sentidos de contagem se a ligação em cadeia for feita a partir da saída Q e não
de Q’.
O 74LS93 contém um contador de módulo 2 e outro de módulo 8, enquanto o 74LS90 se apresenta
com um contador de módulo 2 e outro de 5, tendo ambos entradas de reset R0 ligadas pela função AND, como
se pode ver pela legenda CT = 0.
O 74LS90 tem a particularidade de ter entradas R9 de reset a 9 com uma ligação AND entre elas que
determinam, como indica a legenda Z3, no divisor por 2 a contagem a 1 (CT = 1) ou seja QA = 1 e no divisor
por 5 a contagem a 4 (CT = 4) ou QDQCQBQA = 1001 = 9.
Circuitos 74LS90 e 74LS93 com um contador assíncrono
24 de 30
Electrónica Digital
Contadores
A sua ligação em cascata permite a realização de contadores de módulo 16 com o 74LS93, ou de 10
com o 74S90, ou ainda maiores, associando circuitos.
No 74LS93 é indiferente a ordem de ligação do contador de oito e de dois mas no 74LS90 origina duas
contagens diferentes.
Se ligarmos QA à entrada B a contagem será a BCD normal por contar cinco vezes dois, mas se
ligarmos QD à entrada A é a contagem decimal biquinária, por contar duas vezes cinco.
O 74LS390 ou o 74LS393 contém dois contadores assíncronos similares a estes.
Construa um contador BCD de módulo 84.
Resolução:
Contador BCD assíncrono de módulo 84
1 Constrói-se um contador de módulo 100 ligando a saída QD do primeiro circuito integrado à entrada A
do segundo, pois este contador muda de estado no flanco negativo do clock ou seja na passagem de
QD = 1 a 0. O contador com os bits de maior peso só avança quando tiverem decorrido dez períodos de
clock.
2 Liga-se às entradas R0 as saídas Q7 e Q2, a condição de reset do contador de módulo 84, porque só
nessa altura decorreram os 84 períodos de clock.
3 Bastam só as ligações que estão a 1 porque não há situação de confusão com os outros bits.
25 de 30
Electrónica Digital
Contadores
Construa um contador binário de módulo 14.
Resolução:
Contador binário de módulo 14
1 Podemos usar o 74LS93 em que o reset é accionado pela ocorrência de QDQCQB = 111;
2 Dois dos 1 são detectados por uma porta AND cuja saída é aplicada a uma entrada R0 e o terceiro é aplicado
directamente à outra entrada R0.
O CD4040 ou 74HCT4040 é um contador assíncrono de 12 andares tendo disponíveis todas as saídas.
Circuito CD4040 ou 74HCT4040 com um contador assíncrono: a) Símbolo tradicional; b) Símbolo IEEE
No entanto, o CD4060 ou 74HCT4060 é um contador de 14 andares mas com a particularidade de
apresentar três terminais, para ligação de duas resistências e um condensador que permitem configurar um
oscilador.
26 de 30
Electrónica Digital
Contadores
Circuito CD4060 ou 74HCT4060 com um contador assíncrono: a) Símbolo tradicional; b) Símbolo IEEE
Caso não se use o clock exterior, a entrada do clock é o pino 11 deixando os outros dois (9, 10) no ar.
O período do clock é T = 2,5 Rt Ct, tendo em atenção que sendo C, tão pequeno quanto possível:
R2 C2 << Rt Ct;
Ct > 50 pF;
10 kΩ < Rt < 1 MΩ;
2 Rt < R2 < 10 Rt.
Circuito do 74HCT4060 com o oscilador
Este símbolo apresenta algumas novidades embora se possa ver que o pino 12 é um reset assíncrono.
O símbolo Z mostra conexão e identifica o sinal num ponto do circuito e que aparece noutra parte do circuito,
ou seja, o sinal no pino 9 identificado como 1 aparece na entrada de clock interna invertido, conforme indica a
legenda com o 1’.
27 de 30
Electrónica Digital
Contadores
Como o flanco activo do clock interno é o ascendente então será no flanco descendente do pino 11 que
a contagem ascendente (identificada pelo +) avança, admitindo que a entrada 12 está a um nível baixo ou que
a outra entrada da ligação AND, determinante de Z1, está activa.
As saídas do 74HCT4060 disponíveis são as indicadas notando que os bits 0, 1, 2, 10 não estão
disponíveis e que a onda na saída do bit 13 (pino 3) é uma onda com frequência 214 = 16 384 vezes menor do
que a do clock de entrada.
Como já vimos, o símbolo representa a histerese ou a acção do Schmitt Trigger e que consiste na
capacidade de responder a dois níveis diferentes, sendo um para a passagem do sinal do nível baixo para o
alto e outro do nível alto para o baixo, tornando mais rápidas as variações lentas da entrada como ilustra a
figura.
Por exemplo, os inversores do 74LS14 reagem na passagem da entrada ao estado alto com a tensão
de 1,6 V e na passagem ao estado baixo com a tensão de 0,8 V.
Circuito 74LS14 com inversores Schmitt Trigger: a) Símbolo; b) Acção do Schmitt Trigger
Os CD4093 são portas NAND com Schmitt Trigger, em que as tensões de transição são 2,9 V e 1,9 V
se a tensão de alimentação for de 5 V.
Este tipo de acção é muito importante quando os sinais de entrada variam muito lentamente, por
exemplo mais de 1 us na família TTL ou mais de 5 us na família CMOS, pois podem fazer com que a saída se
torne oscilante.
Muitas vezes para um funcionamento correcto dos circuitos sequenciais os sinais de entrada devem
passar previamente por portas Schmitt Trigger.
Aplicações:
a) Reset automático;
b) Detector de flanco ascendente
28 de 30
Electrónica Digital
Contadores
A figura mostra uma aplicação típica para realizar um reset activo alto, como, por exemplo, o load
inicial do contador em anel, de uma forma automática, ao ligar a alimentação.
Muitos dos problemas dos contadores assíncronos são ocasionados pelo atraso que decorre entre a
mudança do primeiro flip-flop e a do último e que conduz a situações indesejadas de saída.
Assim, por exemplo, a mudança de 7 para 8 não é imediata mas passando pelos estados 6, 4, 0, 8. Se
cada um dos estados demorar o tempo típico de atraso de 20 ns e se o clock for de 10 MHz, o estado 8 só está
40 ns dos 100 ns do período.
Embora não se usem em contadores para frequências elevadas continuam no entanto a ser úteis como
divisores de frequência, pois cada um dos flip-flops apresenta ondas de saída correctas.
Outro dos problemas é a descodificação das saídas que ocasionam picos transitórios (glitches)
indesejados, como por exemplo a saída de uma porta NOR cujas quatro entradas estejam ligadas às saídas de
um 74LS93, de modo a detectar a passagem por 0.
A saída da porta NOR apresentará picos nas transições de 1 para 2, de 3 para 4 e de 7 para 8, com a
duração de 20 ou 30 ns, suficientes muitas vezes para accionar de forma indesejada flip-flops ou contadores.
APLICAÇÕES
Entre muitas das naturais aplicações dos contadores consideremos a multiplexagem de 4 displays que
sejam, por exemplo, saídas do microprocessador.
Se cada segmento do display tiver uma corrente de 20 mA, os displays consomem 560 mA mas que
deve ser acrescida com as dos 4 descodificadores BCD - 7 segmentos, que, consumindo entre 7 a 13 mA,
como por exemplo no 74LS47, elevam assim a corrente total para cerca de 600 mA.
Este valor pode ser reduzido drasticamente pela multiplexagem dos displays em que são todos ligados
a vez, durante um curto intervalo de tempo, estando no entanto em cada instante só um ligado.
Desde que o número de vezes por segundo que ele está ligado seja superior a 25, a nossa vista vê o
display como se estivesse sempre aceso.
Essa multiplexagem permite também usar um único descodificador BCD-7 segmentos para todos os
displays.
Usando registos para armazenamento dos dados fornecidos pelo computador que tenham saídas com
três estados (three-state), como o CD 4076, o circuito será o da figura.
29 de 30
Electrónica Digital
Contadores
Multiplexagem de displays
30 de 30