Minimierung

Beispiel-Aufgabenstellungen (auszugsweise)
wie sie in Klausuren zu DS (Grundlagenteil)
formuliert werden.
Dr. Winkler, Mai 2010
Minimierung
Gegeben ist die folgende Schaltbelegungstabelle einer kombinatorischen Schaltung.
X2
0
0
0
0
1
1
1
1
X1
0
0
1
1
0
0
1
1
X0
0
1
0
1
0
1
0
1
Y
1
1
1
1
0
0
Ermitteln Sie eine minimale Schaltfunktion unter Berücksichtigung der Don’t care
Bedingung („–“)! Dabei sollen die einzelnen Lösungsschritte des
Minimierungsverfahrens sichtbar werden.
1
Kombinatorische Schaltungen
Stellen Sie sich ein DS-Praktikumsboard mit 8 Tasten vor, die mit A[3..0] B[3..0]
nummeriert sein sollen und mit einer LED „C“, die bei ‘1‘ leuchtet.
A[3..0] und B[3..0] repräsentieren vorzeichenlose Dualzahlen 0 .. 15.
Entwerfen Sie eine Logikeinheit, die am Ausgang C bei A<B eine ‘1‘ erzeugt.
Die Logikeinheit soll aus der Verknüpfung (Kaskadierung) von 1-bit-VergleichsEinheiten ähnlich einer ALU aufgebaut werden, die ai und bi als 1-Bit-Eingänge
sowie den logischen Vergleichseingang ci-1 der niederwertigeren Vergleichsstufe (i1) und den Vergleichsausgang ci besitzen.
i
ai
bi
ci
3
2
1
Wichtig: Bitweiser Aufbau,
Carry-in, Carry-out,
die Nutzung von ci-1
entspricht der Strategie v.r.n.l.
0
c-1
Sequentielle Schaltungen
Erklärung:
00
01
Zustand
01
10
1
1
10
10
0
1
Ausgang
z1z0
y1y0
x
Eingang
("-" dont care)
0
11
01
0
• Mealy oder Moore?
• Wie viele Flipflops sind mindestens erforderlich?
• Zustandsübergangstabelle
• Schaltung (minimierte Logik, D-FF Zustandsspeicher, Takt, Reset)
2
Sequentielle Schaltungen
Schaltung aus dem Praktikum.
Gegeben ist ein 4-bit-Rechenwerk nach Abbildung im Anhang.
Es enthält unter anderem eine ALU, die mit BA und S für die in der
Tabelle beschriebenen Funktionen eingestellt werden kann.
Mit den Signalen PUT... wird eine Information aus Registern usw. auf
den Datenbus geschrieben, mit den Signalen GET... eine Information
vom Datenbus z.B. in die Register übernommen.
Realisieren Sie einen Automaten, der die Steuerung des 4-bitRechenwerkes übernimmt, so dass die Funktion Inkrementieren
einer Dualzahl realisiert wird.
Der Automat hat die Eingänge TX und INC sowie den Takt CLK und
RESET und muss alle Steuereingänge des Rechenwerkes bedienen.
Wichtig: kein Prozessor, also ist die Lösung kein Programm.
4-bit-Rechenwerk
Steuercode der ALU des Rechenwerkes
BA = 0, S = 0
DEC
BA = 1, S = 0
BA = 0, S = 1
ADD
BA = 1, S = 1
CPA
EQU
3
ALU
Gegeben ist die allgemeine Logikgleichung einer ALU für die
Berechnung des i-ten Bits:
qi = (s3 ai bi ∨ s2 aibi ∨ s1ai bi ∨ s0aibi ) ≡ (BA ∨ ci-1)
Legen Sie S=(s3 s2 s1 s0), und BA für folgende Operationen fest:
AND
OR
ADD
NOT B
XOR
…
ALU
Entwerfen Sie eine Logikeinheit mit zwei 4-Bit-Eingängen A[3..0]
und B[3..0] und dem Ausgang Q[3..0], die ähnlich einer ALU
aufgebaut ist und mit zwei Steuereingängen x1 und x0 für folgende
vier Logik-Funktionen konfiguriert werden kann. Es werden keine
arithmetischen Operationen gefordert!
x1x0
Funktion
00
NOR
01
A
10
A
11
AND
Wichtig: Benutzen Sie als Lösungsansatz folgende allgemeine
Logikgleichung für die Berechnung des i-ten Bits:
qi = s3 ai bi ∨ s2 aibi ∨ s1ai bi ∨ s0aibi
4