PDF-Dokument

Universität Ulm
Abt. Allgemeine Elektrotechnik
und Mikroelektronik
Adaptive Regelung der chipinternen
Versorgungsspannung in Abhängigkeit von
Betriebs- und Prozessparametern
Dipl.-Ing. Ralf Altherr
Universität Ulm, Abt. Allg. Elektrotechnik und Mikroelektronik
Ralf Altherr, 1
Laufzeitverhalten des kritischen Pfads
Kritischer Pfad eines 10 Bit Multiplizierers (0,35µm Alcatel):
Parametervariation von:
Prozeß
(@ 25°C; VDD = 3,3V)
Temperatur (@ typ. Prozeß; VDD = 3,3V)
Gesamt worst case zu best case
Universität Ulm, Abt. Allg. Elektrotechnik und Mikroelektronik
τworst case/τbest case
VDD - Reduktion
1,5
1,3
1,93
64% (2.1V)
74% (2,4V)
52% (1,7V)
Ralf Altherr, 2
Boost-Konverter als Spannungsregler
Regelung der chipinternen Versorgungsspannung mit integriertem
Spannungsregler. (Kosteneinsparung, Spannungsstabilität)
Boost-Konverter (Aufwärtswandler) vorteilhaft für die Integration.
- Stützkapazitäten am IC entfallen.
- Zuleitungsinduktivitäten werden
nutzbar gemacht.
- Entkopplung von Leitungsinduktivitäten und Stützkapazitäten im IC.
- Versorgung des ICs aus Batteriespannung möglich. (1,2 - 1,5V)
Universität Ulm, Abt. Allg. Elektrotechnik und Mikroelektronik
Ralf Altherr, 3
Regelkreis der Spannungsregelung
Spannungsregelung als Mixed-Signal-System:
Universität Ulm, Abt. Allg. Elektrotechnik und Mikroelektronik
Ralf Altherr, 4
Messung der Laufzeitabweichung
Laufzeitmessung an Kritischer Pfad Nachbildung und Abgleich:
Abgleich:
Verwendung von Delay-Fault-Test.
Beim Produktionstest kritischen Pfad und Nachbildung abgleichen.
→ Lokale Parameterschwankungen durch Delay-Fault-Test berücksichtigt.
Ermittelter Programmierwert in PROM mit Sicherheitszuschlag (+5% τkrit.Pfad)
Universität Ulm, Abt. Allg. Elektrotechnik und Mikroelektronik
Ralf Altherr, 5
Spannungsregelung
Ausführung der Spannungsregelung:
Universität Ulm, Abt. Allg. Elektrotechnik und Mikroelektronik
Ralf Altherr, 6
SMD-Kapazitäten auf Chipoberfläche
Realisierung der Kapazität am Ausgang des Boost-Konverters:
SMD-Kapazitäten auf der Chipoberfläche leitfähig aufgeklebt.
- Verringerung der parasitären Elemente (Induktivität, Widerstand) durch
Parallelschalten von 5 SMD-Kapazitäten; Ls ≈ 200pH, Rs ≈ 40mΩ
- Abmessungen der SMD-Kapazität 0603 (EIA) in mm;
L×W×T: 1,6 × 0,8 × 0,8
Universität Ulm, Abt. Allg. Elektrotechnik und Mikroelektronik
Ralf Altherr, 7
Verhalten der Spannungsregelung
bei Lastwechsel
Worst case Bedingung: Temp. = 100°C; Modell = slow.
Best case Bedingung: Temp. = 0°C; Modell = fast.
→ VDD - Reduktion auf 60%!
Universität Ulm, Abt. Allg. Elektrotechnik und Mikroelektronik
Ralf Altherr, 8
Wirkungsgrad und Flächenbedarf
Wirkungsgrad: η =
PDig. System
PChip ges.
=
PDig. System
PBoost Konv. + PDig. System
PDig. Regelung ≅ 5mW;
Flächenbedarf:
Schaltungsblock
Fläche/mm2
Boost-Konverter
Nachbildung Krit. Pfad
Differenzmessung
Digitale Regelung
PWM-Signalerzeugung
Rest
0,920
0,017
0,020
0,112
0,009
0,001
Summe
umme
1,079
Universität Ulm, Abt. Allg. Elektrotechnik und Mikroelektronik
Ralf Altherr, 9
Effektive Verlustleistungsreduktion
Betrachtung der Gesamtverlustleisung eines ICs mit
und ohne Spannungsregelung:
Universität Ulm, Abt. Allg. Elektrotechnik und Mikroelektronik
Ralf Altherr, 10
Zusammenfassung
• Betriebs- und Prozeßparameterschwankungen führen zu
τkrit. Pfad, worst case
unterschiedlichen Gatterlaufzeiten;
≈2
τkrit. Pfad, best case
• Verringerung der chipinternen Versorgungsspannung VChip bei ICs mit
günstigen Betriebsbedingungen möglich.
→Verlustleistungsreduktion auf PVchip ≈ 45% PVdd erzielbar!
• Boost-Konverter als chipinterner Spannungsregler vorteilhaft.
• Regelung von VChip an einer Nachbildung des kritischen Pfads unter
Einbeziehung von Temperaturunterschieden auf dem Chip.
• Schnelles Regelverhalten über Spannungsbereich 2,0V ≤ VChip ≤ 3,3V
mit maximalem Spannungseinbruch von 5% VChip.
• Gesamte Spannungsregelung ist auf Chip integrierbar (A ≈ 1,1mm2)
und erzielt einen Wirkungsgrad bis zu η > 90%.
Universität Ulm, Abt. Allg. Elektrotechnik und Mikroelektronik
Ralf Altherr, 11