Einbettung aktiver und passiver Bauelemente in mehrlagige
Transcrição
Einbettung aktiver und passiver Bauelemente in mehrlagige
e&i-0/441 originalarbeiten Einbettung aktiver und passiver Bauelemente in mehrlagige Leiterplatten W. BAUER, E. MODEREGGER, A. KRIECHBAUM Um dem Trend nach immer kleineren und leistungsfähigeren Produkten Rechnung zu tragen, werden in der gesamten Elektronikindustrie große Anstrengungen unternommen. Platzeinsparungen ließen sich dabei in einem ersten Schritt durch die Miniaturisierung der verwendeten Bauelemente erreichen. Diese Strategie führte bei aktiven Bauelementen zur Entwicklung und zum Einsatz von Chip Scale Packages (CSPs) und Flip Chips. Seitens der passiven Bauelemente erfolgte eine Größenreduktion bis zur Bauform 0201 (0,6 3 0,3 mm) und aktuell sogar 01005 (0,4 3 0,2 mm). Eine weitere signifikante Miniaturisierung dieser Bauelemente scheint nun aus technischen und wirtschaftlichen Gründen schwierig. Eine attraktive Lösung stellt in diesem Bereich die Integration von aktiven und passiven Bauelementen in die Leiterplatte dar. Neben dem offensichtlichen Vorteil der Platzersparnis auf der Oberfläche der Leiterplatte führt diese Technologie zu geringeren Bestückungskosten, gesteigerter Ausfallssicherheit aufgrund der Reduktion der Anzahl von Lötverbindungen und verbesserter Signalintegrität. Ziel dieses Beitrages ist es, einen technologischen Überblick über die vielfältigen Möglichkeiten der Herstellung von Leiterplatten mit eingebetteten aktiven und passiven Bauelementen zu geben. Verschiedene Herstellungsverfahren (Siebdruck, Ätztechniken, Inkjet) und Materialien für Widerstände und Kondensatoren werden dabei ebenso beschrieben wie die erreichbaren Toleranzen und die Langzeitstabilität dieser Bauelemente. Im Bereich der aktiven Bauelemente behandelt dieser Beitrag sowohl Aspekte zur Auswahl geeigneter Vormaterialien für die möglichst stressfreie Einbettung von gedünnten Halbleiter-ICs in Multilayern als auch die angewandte Verbindungstechnik und die damit verbundenen Anforderungen an den Halbleiter. Weiters wird auf die erforderliche Bestückungstechnik für die Platzierung der ultradünnen ICs auf großen Fertigungsformaten eingegangen. Schlüsselwörter: aktive Bauelemente; passive Bauelemente; Integration; Leiterplatte; Einbetten Embedding of active and passive components into multilayer printed circuit boards. The common trend towards smaller and more powerful products causes great efforts in the whole electronic industry. In a first step space savings have been realized by using miniaturized components for assembly. In the area of active components this strategy leads to the development and the application of chip scale packages (CSPs) and flip chips. On the part of passive components a size reduction down to housings like 0201 (0.6 30.3 mm) and actual even 01005 (0.4 30.2 mm) has been done. It does not seem to be promising to follow up that direction because of technical and economical reasons. An attractive solution in this field could be the integration of active and passive components into the printed circuit board (PWB). In addition to the most obvious advantage of space savings on the surface of the PWB this technology leads to lower assembly costs, better reliability because of the reduced number of solder joints and a better signal integrity. In this paper the authors present a technical overview of the various ways to produce printed circuit boards with embedded active and passive components. Various processes (screen printing, etching, inkjetting) and materials for resistors and capacitors are described as well as reachable tolerances and the reliability of these components. In the area of active components the paper deals with the aspects of choosing the proper raw material to embed thinned dies as stress-free as possible into PWBs as well as the adequate interconnection technology and also the requirements regarding the surface of the die. In addition to that the needed assembly technology for the placement of these ultra thin dies on big production formats is mentioned. Keywords: active components; passive components; integration; printed wiring board (PWB); embedding BAUER, Wolfgang, Dipl.-Ing., MODEREGGER, Erik, Dipl.-Ing., KRIECHBAUM, Arno, Dipl.-Ing., AT&S Austria Technologie & Systemtechnik AG, Fabriksgasse 13, 8700 Leoben-Hinterberg, € sterreich (E-Mail: [email protected]) O e&i heft 00 Month 2006 / 122. Jahrgang 1 W. BAUER, E. MODEREGGER, A. KRIECHBAUM Einbettung aktiver und passiver Bauelemente in mehrlagige Leiterplatten 1. Einbettung passiver Bauelemente in die Leiterplatte 1.1 Eingebettete Widerstände Bei der Einbettung von Widerständen in die Leiterplatte gibt es mittlerweile einige technische Varianten. Die älteste und auch am weitesten entwickelte Technologie ist die Aufbringung der Widerstände mittels Siebdruck. Der dabei am häufigsten verwendete Pastentyp ist eine Mischung aus Karbonpartikeln und Phenolharz, wobei durch die Einstellung des Mischungsverhältnisses der Widerstandswert der Paste in weiten Grenzen variiert werden kann. Derartige Pasten sind heute in einem Wertebereich zwischen 10 =sq. und 500 k=sq. kommerziell verfügbar. Aber auch alternative Ansätze wie Dünnfilmverfahren und vor allem das Inkjetten von Widerständen haben in der Entwicklung gute Fortschritte gemacht und gewinnen zunehmend an Bedeutung. Durch das Einbetten von Widerständen ergeben sich in so genannten Standardleiterplattenprozessen völlig neue Herausforderungen. Im Bereich des elektrischen Tests von Leiterplatten war es bisher lediglich notwendig zu verifizieren, ob eine elektrische Verbindung entsprechen niederohmig vorhanden ist oder ungewollte Kurzschlüsse bestehen (opens=shorts Test). Eingebettete Widerstände müssen jedoch exakt geprüft werden, um sicher zu stellen, dass vordefinierte Widerstandswerte mit zufriedenstellender Genauigkeit realisiert wurden. Zu diesem Zweck müssen die eingebetteten Widerstände über Pads an der Oberfläche der Leiterplatte kontaktiert werden (siehe Abb. 1). Speziell im niederohmigen Bereich (Widerstände 100 Ohm) spielt dabei der Widerstand des elektrischen Weges zum eingebetteten Widerstand (Leiterzugslänge auf der Leiterplatte) und der Übergangswiderstand an den Kontaktstellen der Testernadeln zum Pad eine entscheidende Rolle. Der Zuleitungswiderstand ist konstant und kann somit rechnerisch berücksichtigt werden. Der Übergangswiderstand jedoch ändert sich abhängig vom Zustand der Leiterplattenoberfläche, etwaigen Staub- oder Schmutzpartikeln und dem Zustand der Testnadelspitzen. Dieser muss deshalb durch ein adäquates Messverfahren kompensiert werden. Zu diesem Zweck wird hier die Technik der Vierpolmessung angewendet, bei der ein konstanter Strom eingeprägt wird und der Spannungsabfall am zu testenden Widerstand gemessen wird. Entsprechendes Testequipment für den Einsatz in der Großserie befindet sich in der Endphase der Entwicklung und wird in Kürze verfügbar sein. Abb. 1. Mehrlagige Leiterplatte mit eingebetteten aktiven und passiven Bauelementen 1.1.1 Dickfilmwidersta«nde Das Standardaufbringverfahren für die Herstellung von Dickschichtwiderständen ist der Siebdruck. Hierbei werden Widerstandspasten mit einer Schichtdicke von etwa 15 – 25 mm 2 Abb. 2. Auf eine Leiterplatteninnenlage im Siebdruck aufgedruckte Widerstände auf geätzte Leiterplattenlagen aufgedruckt (siehe Abb. 2) und im nächsten Schritt in einem Umluftofen ausgehärtet. Der Widerstandswert ergibt sich dabei sowohl aus den geometrischen Abmessungen des Widerstands (Länge=Breite) als auch aus dem Wert der verwendeten Paste (Ohm=square). Die durch den Siebdruck der Widerstandspasten erreichbaren Toleranzen sind sowohl durch Schwankungen des Widerstands der verwendeten Pasten als auch durch die Ungenauigkeiten des Siebdrucks auf 20 % begrenzt. Diese Toleranzangabe bezieht sich auf die Produktion von Widerständen auf großflächigen Arbeitsformaten (z. B.: 18 24 Zoll) wie sie in der Leiterplattenindustrie üblich sind. Für die Herstellung von siebgedruckten, eingebetteten Widerständen mit geringerer Toleranz müssen diese im Anschluss an den Aushärtevorgang mittels Laser abgeglichen werden. In diesem Prozess wird der Querschnitt des Widerstands durch einen oder mehrere Laserschnitte sukzessive verringert und dabei sein Wert bis zum Zielwert hin erhöht (siehe Abb. 3). Der Widerstandswert wird dabei während der Bearbeitung ständig gemessen und der Laser beim Erreichen des Zielwertes sofort abgeschaltet. Die so erzielbaren Toleranzen liegen bei 5 %. Abb. 3. Anstieg des Widerstandswertes beim Trimmen am Beispiel eines ,,Double Cuts‘‘ Mit der Herstellung von eingebetteten Widerständen mit derart geringen Toleranzen gewinnt natürlich auch die Langzeitstabilität dieser Bauelemente an Bedeutung. Um Oxidation an der Grenzfläche zwischen den Kupferpads und der e&i elektrotechnik und informationstechnik W. BAUER, E. MODEREGGER, A. KRIECHBAUM Einbettung aktiver und passiver Bauelemente in mehrlagige Leiterplatten Tabelle 1. Widerstandsänderung nach verschiedenen klimatischen Belastungen Reflow 1 (3 Zyklen) Reflow 2 (3 Zyklen) Feuchtelagerung (300 h) Feuchtelagerung (500 h) Temp. Umlagerung (400 Zyklen) 100 =sq. 4 k=sq. 100 k=sq. max. Abweichung von Einzelwerten 0,03 % 0,8 % 2,2 % 2,6 % 0,1 % 0,05 % 1,9 % 3,6 % 4,2 % 1,2 % 0,01 % 3,2 % 6,1 % 7,1 % 1,7 % jmax j < 1 % jmax j 5 % jmax j 9 % jmax j 10 % jmax j 3 % Widerstandspaste und den damit verbundenen Anstieg des Widerstandswertes zu verhindern, wird die Kupferoberfläche mit einer dünnen Edelmetallschicht überzogen. Diese Bereiche sind in Abb. 2 als weiße Flächenteile erkennbar. Derartig hergestellte Widerstände wurden bei AT&S folgenden Tests unterzogen: " " " Reflow-Simulation (jeweils drei Durchläufe pro Profil) " Reflow 1: höchste Temperatur 210 C (Peak Temperature) " Reflow 2: Temperatur über 250 C für 30 Sekunden Temperaturumlagerungen ( 65=þ 125 C; 400 Zyklen) Feuchtelagerung (85 C=85 % r. H. für 300 und 500 Stunden) Um einen Widerstandsbereich von 10 bis 300 k bei einer maximalen Bauelementgröße von 3 mm2 pro Einzelwiderstand zu realisieren, wurden Pasten mit 100 =sq., 4 k=sq. und 100 k=sq. verwendet. Das Driftverhalten der Widerstände bei Durchführung der oben beschriebenen Tests ist in Tabelle 1 zusammengefasst. Die größten Auswirkungen auf den Widerstand zeigen sich nach der Feuchtelagerung, wohingegen der Einfluss von Reflow-Simulationen und Temperaturumlagerungen weitgehend vernachlässigbar ist. Die in Tabelle 1 dargestellten Änderungen der Widerstände nach der Feuchtelagerung sind an der Grenze dessen, was für Anwender dieser Technologie akzeptabel ist. Eine Verbesserung könnte der Einsatz von Infrarotöfen in Verbindung mit für diese Art der Härtung optimierten Pasten bringen. Erste Tests zeigten hier bereits viel versprechende Ergebnisse. 1.1.2 Du«nnfilmwidersta«nde Der am häufigsten verwendete Aufbau im Bereich der Dünnfilmwiderstände ist eine mit einer Widerstandsschicht beschichtete Kupferfolie. Die Kupferfolie wird dabei mit dünnsten Schichten von Widerstandsmaterialien (z. B. NiP, NiCr oder NiCrAlSi) besputtert. Dieser Aufbau wird anschließend mit einem Trägerlaminat verpresst (Widerstandsschicht auf Laminat), danach werden die Widerstände über mehrere Ätzschritte in ihrer Geometrie definiert. Dabei wird zuerst das außenliegende Kupfer strukturiert und danach die Widerstandsschicht außerhalb der Widerstandsbereiche abgetragen. All diesen Materialien ist gemeinsam, dass der maximal erreichbare Widerstandswert im Bereich von 250 =sq. liegt. Um höhere Widerstände zu realisieren, werden Serpentinenstrukturen eingesetzt, was zu einem erhöhten Platzbedarf in der Leiterplatte führt. Eine Verbesserung bietet hier das Material von Rohm & Haas (dotiertes Platin) welches mittels CCVD (Combustion Chemical Vapour Deposition) auf die Kupferfolie aufgebracht wird und einen maximalen Wert von 1 k=sq. erreicht (Chinoy, 2002). Alle beschriebenen Dünnfilmmaterialien haben den Nachteil, dass Widerstände auf verschiedenen Lagen mit verschiedenen Widerstandswerten (=sq.) realisiert werden müssen, wenn ein weiter Wertebereich von Widerständen abgedeckt werden soll. Dies führt zu einer erhöhten Lagenzahl der produzierten Leiterplatte und damit zu erhöhten Kosten. Generell liegen die erreichbaren Toleranzen bei Dünnfilmwiderständen im Bereich von 10 bis 15 %. Der Grund für diese e&i heft 00 Month 2006 / 122. Jahrgang Verbesserung gegenüber den ungetrimmten, siebgedruckten Widerständen liegt im Ersetzen des Siebdruckprozesses durch mehrere Ätzschritte, wodurch eine genauere Definition der geometrischen Widerstandsabmessungen ermöglicht wird. Die Herausforderung für Materiallieferanten im Bereich der Dünnfilmwiderstände liegt zurzeit in der Herstellung einer größeren Vielfalt von Materialien und der Realisierung von Widerstandswerten bis zu 100 k=sq. Zusätzlich ist eine, im Vergleich zu Dickfilmwiderständen verbesserte Langzeitstabilität notwendig, um den signifikant höheren Preis dieser Technologie zu rechtfertigen. 1.1.3 Inkjet Der Inkjet-Druck hat das Potenzial, in der Fertigung von elektronischen Schaltungen neue Wege zu öffnen. Die InkjetDrucktechnologie beruht darauf, dass kleinste Mengen von Flüssigkeit (ca. 10 – 100 pl), die aus einem Reservoir ausgestoßen werden, unter dem Einfluss der Oberflächenspannung zu kugelförmigen Tropfen zusammengezogen werden. Geschwindigkeit und Volumen der Tropfen sind dabei exakt reproduzierbar. Diese Flüssigkeit – oder Tinte – kann nun so beschaffen sein, dass die unterschiedlichsten Funktionen realisiert werden können. Beispiele (Calvert, 2001) im elektronischen Bereich sind Leiter, Widerstände, Kondensatoren, aber auch FeldeffektTransistoren (Sirringhaus, 2000) und Displays. Die Grundlagen für den Tintenstrahldruck wurden bereits im 19. Jahrhundert wissenschaftlich aufbereitet. Mitte des 20. Jahrhunderts begann der Einzug der modernen Informationstechnologie in Industrie, Wissenschaft und Alltag und damit auch der Wunsch, die erfassten oder berechneten Daten wieder zu Papier zu bringen. In der Folge entwickelten sich dazu verschiedenste Methoden wie Nadel-(Matrix-)Druck, Laserdruck oder eben der Tintenstrahldruck. In einer Ausformung des Tintenstrahldrucks, im so genannten Continuous-Inkjet-Prozess, werden kontinuierlich elektrisch geladene Tropfen produziert und mit Hilfe eines elektrischen Feldes abgelenkt, ähnlich wie die Elektronen in einer Kathodenstrahlröhre. Nicht benötigte Tropfen werden dabei in eine Ablaufrinne geleitet und dem Vorratsbehälter wieder zugeführt. Heute wird dieser Prozess vor allem dort verwendet, wo in kurzer Zeit große Mengen an Produkten mit variablen Daten beschriftet werden müssen, z. B. beim Aufdruck des Verfallsdatums in der Lebensmittel- und Pharmaindustrie. Im Gegensatz zum Continuous-Inkjet-Verfahren werden beim Drop-on-demand-Verfahren Tropfen genau dann produziert, wenn sie benötigt werden, also genau dann, wenn sich die Düse über der richtigen Position auf dem Substrat befindet. Das hat den Vorteil, dass die Tropfen nicht elektrisch geladen sein müssen und maschinentechnisch der Aufwand des Rezirkulierens und der Ablenkung wegfällt. Unter den Drop-on-Demand-Verfahren dominieren der thermische Tintenstrahldruck und die Piezo-Technologie den Markt. Andere Ansätze, wie elektrostatischer oder akustischer Tintenstrahldruck, konnten sich bis jetzt nicht nennenswert durchsetzen. 3 W. BAUER, E. MODEREGGER, A. KRIECHBAUM Einbettung aktiver und passiver Bauelemente in mehrlagige Leiterplatten Der Ausstoß des Tropfens aus der Düse wird bei diesen beiden Verfahren durch eine Volumenänderung eines Flüssigkeitsreservoirs erreicht. Beim thermischen Tintenstrahldruck wird die Tinte durch einen Spannungsimpuls in wenigen Mikrosekunden auf Temperaturen von ca. 300 C erhitzt. Dadurch wird eine Dampfblase erzeugt, die die Tinte durch eine Düse nach außen drückt. Wenn die Hitze verbraucht ist, fällt die Dampfblase zusammen. Dadurch reißt der Tintentropfen an der Düse ab und wird zum Substrat hin beschleunigt. Beim Piezodruck wird die Volumenänderung mechanisch über einen Piezokristall hervorgerufen, der sich beim Anlegen einer Spannung verformt. Die dadurch generierte Druckwelle pflanzt sich in Richtung der Düse fort. Unter dem Einfluss der Oberflächenspannung beginnt sich an der Düse ein Tropfen zu formen, der durch den verbleibenden Überdruck ausgestoßen wird. Thermische Druckköpfe sind wesentlich billiger in der Herstellung, da dabei mit ähnlichen Prozessschritten gearbeitet wird wie in der Halbleiterindustrie. Die mögliche Dichte der Düsen ist ebenfalls höher. Ihre Lebensdauer ist jedoch kürzer als bei Piezodruckköpfen, und die Spezifikationen für die Tinten sind bei Weitem enger als bei Piezodruckköpfen, insbesondere was die Wahl der Trägerflüssigkeit betrifft. Für elektronische Anwendungen sind thermische Druckköpfe daher so gut wie gar nicht geeignet. Die AT&S Austria Technologie und Systemtechnik AG begann im Jahr 2002 mit einem Forschungsprogramm mit dem Ziel, den Tintenstrahldruck in die Fertigung von Leiterplatten einzuführen. Als ersten Schritt auf diesem Weg entschloss man sich, eingebettete Widerstände (Bauer, Purger, 2003) im Inkjetverfahren zu realisieren. Ziel des Projekts ist es, den Kunden eingebettete Widerstände im Bereich von 10 bis 1 M anbieten zu können. Eine Toleranz von 5 % am Ende des gesamten Leiterplatten-Produktionsprozesses wird dabei angestrebt, und zwar ohne die Verwendung eines zusätzlichen Trimmprozesses. In Abb. 4. sind Muster von inkjet-gedruckten Widerständen zu sehen. im selben Arbeitsschritt auf die Leiterplatte aufgebracht werden und dann gemeinsam weiterverarbeitet werden. Im konventionell für diesen Prozess verwendeten Siebdruck müssen demgegenüber Siebe für jede Paste angefertigt und in mehreren Schritten die einzelnen Pasten aufgebracht und gehärtet werden. Im Projekt mussten sämtliche Eckpunkte des ,,magischen Dreiecks‘‘ des Tintenstrahldrucks, nämlich die Tinte, der Druckkopf und das Substrat, aufeinander abgestimmt werden. Die Spezifikation der eigentlichen Druckmaschine sowie die Prozessintegration stellen zusätzliche Herausforderungen. Besondere Anforderungen stellt dabei das verwendete Substrat: Eingebettete Widerstände werden auf Innenlagen der Leiterplatte aufgedruckt. Die Kontaktflächen zum Rest der Schaltung werden dabei von gegebenenfalls oberflächenbehandelten Kupferelektroden gebildet, während der Großteil des Widerstands auf FR4 gedruckt wird. Dadurch stellt sich die Problematik, dass das Widerstandsmaterial auf zwei unterschiedlichen Materialien haften muss. Dazu kommt noch, dass auf Innenlagen üblicherweise eine Kupferhöhe von 17 mm verwendet wird und die Oberflächenrauhigkeit des Substrats 3 – 4 mm beträgt (siehe Abb. 5). Die zu bedruckende Oberfläche ist also auch geometrisch hochgradig strukturiert. Abb. 5. Das Substrat für einen Widerstand – links Basismaterial, rechts Elektrode Abb. 4. Inkjet-gedruckte Widerstände Obwohl beim Inkjet-Drucken neben der Länge und der Breite auch die Schichtdicke zur Veränderung des Querschnitts zur Verfügung steht, kann die Abdeckung des gesamten geforderten Widerstandsbereichs nur über die Verwendung mehrerer Tinten mit unterschiedlichen Leitfähigkeiten erreicht werden. Analog zum Mehrfarbdruck einer Grafik können diese Tinten 4 Aufgrund von Kapillareffekten wird die Tinte an der Kante zwischen Elektrode und Basismaterial nach außen gezogen. Dadurch verringert sich die Materialmenge, die für den eigentlichen Widerstand zur Verfügung steht, und die Genauigkeit des Widerstands sinkt. Als Gegenstrategie kann einerseits prozesstechnisch darauf geachtet werden, dass die Tropfen nach dem Auftreffen so schnell wie möglich fixiert werden, andererseits kann durch eine geeignete Druckstrategie die Menge des Materialauftrags so gesteuert werden, dass möglichst kleine Tropfen ausgehärtet werden müssen. Um reproduzierbar große Tropfen erzeugen zu können, müssen Viskosität und Oberflächenspannung der Tinte genau eingestellt werden. Für den Tintenstrahldruck einsetzbare Tinten müssen typischerweise eine Viskosität von ca. 10 mPas aufweisen, also nur eine Größenordnung höher als reines Wasser und vergleichbar mit Blut. Entsprechend wenig Spielraum hat man bei der Auswahl der Materialien für eine Tinte. Tinten für den Widerstandsdruck stellen besonders hohe, teils widersprüchliche Anforderungen an die Formulierung. e&i elektrotechnik und informationstechnik W. BAUER, E. MODEREGGER, A. KRIECHBAUM Einbettung aktiver und passiver Bauelemente in mehrlagige Leiterplatten Tabelle 2. Basisformulierungen für eine UV-härtende Farbtinte bzw. eine Widerstandstinte Monomere Oligomere Pigmente Photoinitiatoren Additive Standard Acrylattinte Widerstandstinte 50 – 80 % 5 – 20 % 1–5% 5 – 15 % <1% 70 – 80 % <8 % 10 – 20 % 5 – 10 % <1 % Mit üblichen Farbtinten sind diese Flüssigkeiten ohnehin kaum mehr zu vergleichen – siehe dazu Tabelle 2. Um überhaupt eine elektronische Funktion erzielen zu können, müssen z. B. ca. 20 % der Tinte aus leitfähigen Partikeln bestehen, während für einen farbigen Eindruck 5 % Farbstoffe mehr als ausreichen. Dies bedingt u. a., dass der Anteil an Oligomeren, also längerkettigen Molekülen, verringert werden muss. Dies hat wiederum negative Einflüsse auf die Härtung bzw. die Flexibilität der gedruckten Strukturen. Dazu kommt noch die geforderte Stabilität der Widerstandswerte in den vielfältigen Prozessen, denen eine Leiterplatte im Laufe der Produktion ausgesetzt ist, wie z. B. Temperaturen bis 250 C und Drücke bis 20 bar. Erst in den letzten Jahren ist es möglich geworden, ein sauberes Druckbild auch auf nicht-saugenden Oberflächen, wie sie z. B. im Fall der Leiterplatte vorliegen, zu gewährleisten. Dazu ist es nötig, die Tinte möglichst schnell nach dem Auftreffen auf das Substrat zu stabilisieren. Verschiedene Mechanismen kommen in Betracht: Wachstinten werden bei erhöhter Temperatur (ca. 70 – 130 C) gedruckt und erstarren beim Auftreffen auf das kalte Substrat. Eventuellen Haftungsproblemen kann durch einen zusätzlichen Härtungsmechanismus, wie UV-Härtung oder thermischer Behandlung, entgegengewirkt werden. Für Anwendungen außerhalb des grafischen Bereichs sind Wachstinten aufgrund der Schwierigkeit, große Mengen an Pigmenten im Wachs stabil zu dispergieren, eher schlecht geeignet. Bei lösungsmittelbasierenden Tinten können die Lösungsmittel so gewählt werden, dass sich beim Drucken oder durch die Heizung des Substrats eine Komponente schnell verflüchtigt und die Viskosität der Tinte daher stark steigt. Bei UV-härtenden Tinten wird durch eine starke UV-Lampe eine Reaktion gestartet, die zum Erstarren der Tinte führt. In diesem Fall wird meist ein so genanntes reaktives Lösungsmittel verwendet. Diese Lösungsmittel – meist Monomere von Acrylaten – können selbst miteinander bzw. mit beigemengten Acrylatoligomeren und -polymeren vernetzen. Bis zu 100 % des Volumens der flüssigen Tinte liegen in diesem Fall dann auch als Festkörper vor. Die Härtung der Acrylate kann entweder durch UV-Härtung oder auch durch eine thermische Behandlung erfolgen. Ein Vorteil dabei ist, dass die Tintenstabilität auch während der Lagerung bzw. im Druckkopf selbst bedeutend höher ist als bei lösungsmittelbasierenden Tinten und das Lösungsmittel selbst nach dem Aufdruck nicht abgedampft werden muss, was auch ein ökologisches Plus bedeutet. Vorsicht ist bei Acrylaten in Bezug auf eine mögliche Hautsensibilisierung geboten, durch geeignete Behälter und die Verwendung von Handschuhen ist das aber nicht als Problem zu betrachten. Die bei Acrylaten oft zu beobachtende Rissbildung ist auf Schrumpfung des Materials zurückzuführen. Diese kann durch eine sorgfältige Auswahl der Tintenkomponenten möglichst hintan gehalten werden. Bei der Auswahl des Druckkopfes kamen, wie oben ausgeführt, nur Piezodruckköpfe für den industriellen Einsatz in Betracht. Um die geforderte Genauigkeit einhalten zu können, muss das Tropfenvolumen zwischen 10 und 30 pl liegen. Der Druckkopf muss mit UV-härtenden und lösungsmittelbasierenden Systemen kompatibel sein und eine möglichst lange Lebensdauer aufweisen. Weitere wichtige Gesichtspunkte sind die Zuverlässigkeit und die Genauigkeit des Druckkopfs, wie z. B. die Fertigungstoleranzen zwischen den einzelnen Düsen in Bezug auf Tropfenmasse und Richtung. Abb. 6. AT&S Inkjet-Prozessentwicklungsmaschine e&i heft 00 Month 2006 / 122. Jahrgang 5 W. BAUER, E. MODEREGGER, A. KRIECHBAUM Einbettung aktiver und passiver Bauelemente in mehrlagige Leiterplatten Für eine möglichst effiziente Umsetzung der Forschungsergebnisse entschied sich AT&S, auf ein Stufenmodell bei der Entwicklung der Hardware zu setzen: Prinzipielle Eigenschaften einer Tinte können mit einem einfachen, so genannten Single-Nozzle-Druckkopf, untersucht werden. Aufgrund seines einfachen mechanischen Aufbaus bietet dieser Druckkopf ein breiteres Parameterfenster und erlaubt es, schnell verschiedene Tintenformulierungen auszutesten. Die zweite Stufe stellt ein System mit einem industriellen Druckkopf mit 128 Düsen dar. Mit Hilfe dieses Systems können die Druckparameter für die jeweilige Tinte festgelegt werden und einfache Testsubstrate gefertigt werden. Als leistungsfähigste Maschine steht der Forschungsabteilung bei AT&S ein Prozessentwicklungssystem (Abb. 6) zur Verfügung, das es erlaubt, auf Leiterplatten voller Größe (18 24 Zoll) bis zu zwei Tinten gleichzeitig aufzudrucken. Mit dieser Maschine konnten Widerstände mit einer Druckgenauigkeit um 5 % realisiert werden. Es konnte auch gezeigt werden, dass mit Hilfe der Inkjettechnologie produzierte Widerstände die Anforderungen an thermische Stabilität und Feuchtelagerung erfüllen. 1.2 Eingebettete Kondensatoren Neben den zuvor schon beschriebenen generellen Vorteilen aller Einbettungsverfahren ergibt sich speziell für den Einsatz von eingebetteten Entstörkondensatoren (decoupling capacitors) ein zusätzlicher Nutzen. Diese Kondensatoren können im Idealfall genau unter einer integrierten Halbleiterschaltung in die Leiterplatte eingebettet werden. Dadurch kann die Zuleitungslänge und damit die störende Induktivität minimiert werden. Der Kapazitätswert (C) eines Kondensators wird bestimmt durch seine Fläche (A), die Dielektrizitätskonstante ("r ) und die Dicke des Dielektrikums (d). es in der Leiterplattenproduktion notwendig, neben den passiven Komponenten (Widerstände, Kondensatoren) auch aktive Komponenten in die Leiterplatte zu integrieren. Die Integration aktiver Komponenten hat zusätzlich auch noch funktionelle Gründe, wie z. B.: bessere Hochfrequenzeigenschaften durch kürzere Signalwege, eine höhere thermo-mechanische Zuverlässigkeit und die Möglichkeit des Chip stacking. Die hier vorgestellten Ergebnisse stammen aus dem von der EU geförderten Projekt ,,HIDING DIES‘‘, das seit Jänner 2004 läuft. Das Konsortium in diesem Projekt besteht aus sieben Partnern, die aus fünf verschiedenen Ländern stammen. € sterreich), Die Projektpartner sind IMEC (Belgien), Datacon (O € sterreich), CWM (Deutschland), Philips (Niederlande), AT&S (O Nokia (Finnland) und TU-Berlin (Deutschland). Der prinzipielle Verfahrensablauf zur Einbettung gedünnter Chips ist in Abb. 7 dargestellt. Im ersten Schritt wird der gedünnte Chip (Dicke 50 mm) mit einem Kleber auf das strukturierte Innenlagencore bestückt. Anschließend wird der Chip durch einen Verpressvorgang mit einer RCC Folie (Resin Coated Copper Foil) in die Leiterplatte eingebettet. Der elektrische Kontakt zwischen der aktiven Komponente und der Außenlage wird über einen Laserbohr- und Metallisierungsvorgang hergestellt. Die Außenlage wird mit einem Fotoprozess strukturiert. In Abb. 8 ist der Aufbau einer Leiterplatte mit eingebettetem Chip dargestellt. C ¼ "0 "r A=d Da der Flächenbedarf von eingebetteten diskreten Kondensatoren naturgemäß so klein wie möglich sein sollte, muss zur Erreichung eines bestimmten Kapazitätswertes ein Dielektrikum mit hohem "r verwendet werden, das durch die Auswahl eines geeigneten Applikationsverfahrens in einer möglichst dünnen Schicht aufgebracht wird. Eine Möglichkeit ist hier die Verwendung eines so genannten CFP (Ceramic Filled Photodielectric) als Dielektrikum. Dieses Material verdankt sein hohes "r einem keramischen Füllstoff und ist mittels eines Roller Coaters in dünnen Schichten (12 – 15 mm) auftragbar. Die Aufbringung erfolgt vollflächig. In nachfolgenden Prozessschritten wird das fotoempfindliche Material durch entsprechende Belichtungsund Entwicklungsschritte strukturiert und so die Abmessungen der diskreten Kondensatoren definiert. Die erreichbaren Kapazitätswerte liegen bei 17 – 20 pF=mm2. Die Toleranzen liegen je nach Abmessungen der Kondensatoren zwischen 10 und 15 %. Eine Alternative zu den oben beschriebenen diskreten Kondensatoren stellen flächige Kondensatorlagen dar. Diese werden in einem Aufbau Kupfer – Dielektrikum – Kupfer in der Größe von Leiterplattenproduktionsformaten angeboten und als zusätzliche Lage in eine mehrlagige Leiterplatte verpresst. Die erreichbaren Kapazitätswerte liegen zwischen 1 pF=mm2 und 40 pF=mm2 . Die Dielektrikumsdicke bei den hoch kapazitiven Materialien beträgt dabei allerdings nur mehr einige wenige mm, was das Handling dieser Lagen unter Fertigungsbedingungen extrem schwierig macht. 2. Einbettung aktiver Bauelemente in die Leiterplatte Um den Anforderungen der Miniaturisierung von verschiedenen Anwendungen in der Elektronikindustrie gerecht zu werden, ist 6 Abb. 7. Prinzipieller Ablauf zur Integration gedünnter Chips Abb. 8. Prinzipieller Aufbau eines Multilayers mit integriertem gedünnten Chip e&i elektrotechnik und informationstechnik W. BAUER, E. MODEREGGER, A. KRIECHBAUM Einbettung aktiver und passiver Bauelemente in mehrlagige Leiterplatten Im Folgenden werden die einzelnen Verfahrensschritte zur Integration aktiver Komponenten in die Leiterplatte im Detail beschrieben und diskutiert. 2.1 Bestückung der Leiterplatte Vor dem Bestückvorgang muss ein Wafer speziell für diese Technologie vorbereitet werden. Da die herkömmlichen Kontaktpads aus Aluminium mit den üblichen Leiterplattenprozessen wie Laserbohren und Metallisierung nicht kompatibel sind, müssen diese Pads mit einer Metallschicht, bevorzugt aus Kupfer, überzogen werden. Bei Chips mit sehr kleinem Pitch ist eine direkte Ankontaktierung der Pads aufgrund unzureichender Genauigkeit der derzeitigen Verfahren nicht möglich, und es muss daher eine Umverdrahtungslage aufgebracht werden. Mit dieser Umverdrahtungslage ist es möglich, die kleinen Randkontakte auf dem Chip flächig zu verteilen, so dass der Abstand und der Durchmesser der Kontakte vergrößert werden kann und mit den derzeit verfügbaren Genauigkeiten der Leiterplattenfertigung weitergearbeitet werden kann. Nach dem Aufbringen der Kupferschicht wird der Wafer auf eine Dicke von 50 mm gedünnt und in einzelne Chips zersägt. Zur Fixierung der Chips auf dem Substrat wird ein Flüssigkleber oder ein spezielles Klebetape verwendet. Der Flüssigkleber kann durch Siebdruck, Schablonendruck oder durch Dispensieren aufgebracht werden. Die Schwierigkeit bei diesen Verfahren ist es, den Kleber mit sehr geringen Schichtdicken von 20 mm blasenfrei und konstanter Dickenverteilung aufzubringen. Das Klebetape kann vorab auf das zu bestückende Substrat oder vor dem Zersägen direkt auf die Waferunterseite laminiert werden. Mit dem Tape können Schichtdicken von 10 mm bei sehr guter Dickenverteilung realisiert werden. Nach dem Aufbringen des Klebers erfolgt der Bestückvorgang und wird auf automatischen Bondern mit speziellen Tools zur Verarbeitung von gedünnten Chips durchgeführt. Eine sehr wesentliche Einschränkung ist es, dass zurzeit eine Bestückung auf Substraten mit Verarbeitungsformaten (z. B.: 18 24 Zoll), die in der Leiterplattenproduktion üblich sind, mit der geforderten Genauigkeit von kleiner 15 mm noch nicht möglich ist. Die Bestückung erfolgt auf Substraten mit 10 cm 10 cm, diese werden dann in einen Rahmen entsprechend der Größe des Verarbeitungsformates eingelegt und weiter prozessiert. Damit die geforderten hohen Bestückgenauigkeiten erreicht werden, erfolgt die Registrierung lokal an Registriermarken, die so nahe wie möglich am Chip angebracht sind. imalen Druck von 20 bar und dauert 120 min. Zur Minimierung der Verwölbung wird anschließend das Laminat unter Druck abgekühlt. Zur Chipeinbettung wurde eine RCC-Folie mit sehr hohem Füllstoffanteil, hochgefüllte RCC hoher Glasübergangstemperatur und guten Fließeigenschaften verwendet. Für die Auswahl Abb. 10. Optimale Dickenverteilung des Dielektrikums über dem eingebetteten Chip Abb. 11. Mit dem UV-Laser geöffnete Kupferschicht 2.2 Chipeinbettung durch Verpressen mit RCC-Folie Die Einbettung der Chips erfolgt durch Verpressen des bestückten und strukturierten Innenlagen-Cores mit einer RCC-Folie unter Vakuum. Das Vakuum sichert eine blasenfreie Verteilung des Dielektrikums nach dem Verpressen. Durch einen speziellen Aufbau des Pressbuches, bestehend aus Polsterpapier, Trennfolien und Stahlblechen, wird eine gleichmäßige Druckverteilung und in weiterer Folge eine optimale Einbettung des Chips und eine ebene Oberfläche erzielt. Die Verpressung erfolgt bei einer maximalen Temperatur von 235 C, einem max- Abb. 9. Eingebetteter gedünnter Chip e&i heft 00 Month 2006 / 122. Jahrgang Abb. 12. Laserbohrmaschine mit UV- und CO2-Bohrkopf 7 W. BAUER, E. MODEREGGER, A. KRIECHBAUM Einbettung aktiver und passiver Bauelemente in mehrlagige Leiterplatten Abb. 13. Leiterplatte mit lokalen Alignmentmarken für Laserbohren und Fotoprozess der geeigneten Basismaterialien sind verschiedene Anforderungen entscheidend. Das Basismaterial sollte für hochfrequente Signale geeignet sein. Aufgrund der geringen thermischen Ausdehnungskoeffizienten von Silizium-chips und Kupfer muss der CTE (Coefficient of Thermal Expansion) des Basismaterials auch dementsprechend niedrig sein, damit unter Temperatureinfluss die thermischen Spannungen auf ein Minimum reduziert werden. Die Wärmeleitfähigkeit muss möglichst hoch sein, damit die Verlustwärme des Halbleiters gut abgeführt werden kann. Damit der Chip optimal eingebettet wird, muss das Harz während des Verpressvorganges gute Fließeigenschaften besitzen. Für die weitere Prozessierung (Laserbohren, Metallisierung) sind die Dielektrikumsdicke und die gleichmäßige Verteilung des Dielektrikums über dem Chip wichtige Einflussfaktoren. Die Dicke des Dielektrikums beeinflusst den Durchmesser der für die Chipkontaktierung benötigten Micro-vias, und die Dickenverteilung ist wichtig für das Prozessfenster beim Laserbohren. Diese beiden Größen hängen von Kleberdicke bzw. -verteilung, Chipdicke bzw. -verteilung, Chipanzahl und vom Verpressprozess ab. Bei einem Micro-via Durchmesser von 50 mm wird eine Dielektrikumsdicke zwischen 20 und 30 mm angestrebt. Abbildung 9 zeigt einen eingebetteten Chip. Abbildung 10 zeigt eine optimale Dickenverteilung des Dielektrikums über dem Chip. UV-Laser geöffnet (Abb. 11), und anschließend wird das Harz mit einem CO2-Laser bis zu den Chippads entfernt. Der Vorteil dieses kombinierten Systems ist, dass die Chippads nicht durch Abb. 15. Optimal registrierter und ankontaktierter Chip in Aufsicht 2.3 Laserbohren Für das Bohren der Micro-vias zur Ankontaktierung der Chippads wird eine Laserbohrmaschine mit einem kombinierten Lasersystem verwendet. Das Kupfer wird zuerst mit einem Abb. 14. Micro-via zur Ankontaktierung des Chippads 8 Abb. 16. Hohe Leiterzugsdichte im Bereich über dem eingebetteten Chip e&i elektrotechnik und informationstechnik W. BAUER, E. MODEREGGER, A. KRIECHBAUM Einbettung aktiver und passiver Bauelemente in mehrlagige Leiterplatten den CO2-Laser beschädigt werden. Bei reinen UV-Lasersystemen ist hingegen die Gefahr der Beschädigung bei schwankenden Dickenverteilungen oder Prozessparametern gegeben. Abb. 12 zeigt eine Laserbohrmaschine mit kombiniertem Lasersystem. Da der Durchmesser der zu kontaktierenden Chippads in einem Bereich von 150 mm liegt, reicht die Genauigkeit der in der Leiterplattenproduktion üblichen Registrier- und Alignmentmethoden nicht mehr aus. Die Registrierung erfolgt daher auf vier lokale Alignmentmarken auf der Innenlage, d. h. auf der Lage, auf die der Chip bestückt ist. Diese Marken müssen zuerst mit dem Laser freigelegt werden (Abb. 13). 2.4 Ankontaktierung und Metallisierung Nach dem Bohren der Micro-vias mit dem Laser erfolgt die Bohrlochreinigung und Metallisierung. Zuerst wird das Bohrloch mit einer Permanganatätze, dem so genannten Desmearingschritt, von Harzrückständen befreit. Anschließend wird die Oberfläche mit Palladium aktiviert, damit chemisch Kupfer (Schichtdicke von 0,5 – 0,8 mm) aufgebracht werden kann. Als letzter Schritt wird galvanisch Kupfer aufgebracht, wobei die so genannte Pulse-Plating-Technologie verwendet wird. Abbildung 14 zeigt ein mit diesem Verfahren ankontaktiertes Chippad. 2.5 Fotoprozess auf der Außenlage Die Strukturierung der Außenlagen erfolgt durch einen Fotoprozess mit anschließendem Sprühätzen. Damit hier die geforderten hohen Genauigkeiten von besser als 15 mm erreicht werden, ist auch hier die Registrierung auf lokale Aligmentmarken (Abb. 13) erforderlich. Abbildung 15 zeigt einen optimal registriert und ankontaktierten Chip von oben. Mit StandardResisten, die etwa eine Dicke von 30 mm besitzen, ist die erzielbare Feinheit des Leiterbildes nicht ausreichend (Abb. 16) Damit Leiterabstände von 50 mm strukturiert werden können, ist es erforderlich, Resiste mit einer Dicke von 15 – 20 mm einzusetzen, wobei auch die Kupferdicke der Außenlage in einem Bereich von 25 mm liegen sollte. 3. Zusammenfassung In innovativen Branchen wie z. B. der Telekommunikation und der Automobilindustrie spielen mikroelektronische Produkte mit e&i heft 00 Month 2006 / 122. Jahrgang hohem Integrationsgrad eine wesentliche Rolle, d. h. immer kleinere Endgeräte (Mobietelepone, Organizer etc.) mit immer mehr Funktionen werden nachgefragt. Damit steigt auch die Nachfrage nach neuen Technologien, die einerseits die Miniaturisierung von Systemen und damit von Leiterplatten ermöglichen und andererseits die Erhöhung der Produktivität durch Zusammenfügung von Subsystemen zu modulartigen Einheiten ermöglichen. AT&S bietet als innovativer Leiterplattenhersteller bereits heute Technologien zur Einbettung von passiven Bauelementen in die Leiterplatte an. Es ist absehbar, dass sich in nächster Zukunft dieser Trend aufgrund des fortschreitenden Miniaturisierungsbedarfs massiv verstärken wird und sich im Bereich der Einbettung von aktiven Bauelementen fortsetzt. Unter Verwendung beider Technologien wird es möglich sein, extrem hohe Packungsdichten zu realisieren und damit den Herstellern von Endgeräten die Möglichkeit zu geben, den nächsten Schritt in Richtung Leistungssteigerung und Miniaturisierung zu gehen. Danksagung Die Autoren bedanken sich bei der österreichischen Forschungsförderungsgesellschaft mbH für die Unterstützung des Inkjet-Projekts im Rahmen der Basisprogramme, beim Team des Christian-Doppler-Labors ,,Advanced Functional Materials‘‘ für die Zusammenarbeit, bei der Christian-Doppler-Forschungsgesellschaft für die Förderung dieses Labors und bei der Europäischen Kommission für die finanzielle Unterstützung des Projekts ,,HIDING DIES‘‘ im Zuge des 6. Rahmenprogramms. Literatur Bauer, W., Purger, S. (2003): Integration aktiver und passiver Bauelemente in die Leiterplatte. e&i 2003, H.6: a11–a13. Calvert, P. (2001): Inkjet printing for materials and devices. Chem. Mater., 2001, 13: 3299–3305. Chinoy, P., Langlois, M., Schemenaur, J. (2002): High ohmic value embedded resistor material. Circuitree, March 2002. HIDING DIES: http:==www.hidingdies.net=. Sirringhaus, H., et al (2000): High-resolution inkjet printing of all-polymer transistor circuits. Science, 2000, 290: 2123–2126. 9