Intel® Socket Test Technology Application Note for the LGA775

Intel® Socket Test Technology
Nota de aplicação
para o soquete LGA775
Código do produto JM8YKZLVA
Outubro de 2006
Número do Documento: 307507-002
Introdução
O “PRODUTO INTEL” CONFORME AQUI UTILIZADO É DEFINIDO COMO A TECNOLOGIA INTEL® DE TESTE DE SOQUETE PARA O
SOQUETE LGA775, CÓDIGO DO PRODUTO JM8YKZLVA
AS INFORMAÇÕES CONTIDAS NESTE DOCUMENTO ESTÃO RELACIONADAS A PRODUTOS INTEL. ESTE DOCUMENTO NÃO CONFERE
UMA LICENÇA, EXPRESSA OU IMPLÍCITA, POR PRECLUSÃO OU DE OUTRA FORMA, A NENHUM DIREITO DE PROPRIEDADE
INTELECTUAL. EXCETUANDO-SE O ESTABELECIDO NOS TERMOS E CONDIÇÕES DE VENDA DA INTEL PARA ESTE PRODUTO INTEL,
MODIFICADOS NESTE DOCUMENTO E/OU EM UMA NOTIFICAÇÃO CONTIDA NA PRÓPRIA CAIXA DE EMBALAGEM DO PRODUTO
INTEL, A INTEL NÃO ASSUME QUALQUER RESPONSABILIDADE E SE ISENTA DE FORNECER QUALQUER GARANTIA EXPRESSA OU
IMPLÍCITA RELACIONADA À VENDA E/OU AO USO DE PRODUTOS INTEL, INCLUSIVE RESPONSABILIDADE E GARANTIAS LIGADAS À
ADEQUAÇÃO A UMA FINALIDADE ESPECÍFICA, COMERCIALIZAÇÃO OU VIOLAÇÃO DE PATENTE, DIREITO AUTORAL OU OUTRO
DIREITO DE PROPRIEDADE INTELECTUAL.
Os produtos Intel não se destinam ao uso em aplicações médicas, de salvamento de vidas nem de manutenção da vida.
A Intel pode alterar as especificações e descrições dos produtos a qualquer momento, sem prévio aviso.
Os designers não podem confiar na ausência ou nas características de quaisquer recursos ou nas instruções marcadas como "reservadas" ou "sem definição".
A Intel reserva estes itens para futura definição e não terá qualquer responsabilidade por conflitos ou incompatibilidades decorrentes de alterações
posteriores.
Os produtos Intel citados neste documento podem conter defeitos de projeto ou erros conhecidos como errata, que podem fazer com que as características
do produto sejam diferentes das especificações publicadas. As erratas caracterizadas no momento estão disponíveis sob solicitação.
Entre em contato com o escritório local de vendas da Intel ou seu distribuidor para obter as especificações mais recentes e antes de fazer seu pedido de
produtos.
Os mapas de cobertura, os testes e os valores nominais são determinados usando-se sistemas de computador e/ou componentes específicos, e indicam o
desempenho aproximado dos produtos Intel avaliados por esses testes. Qualquer diferença no projeto ou na configuração do hardware ou software do
sistema pode afetar o desempenho real. O compradores devem consultar outras fontes de informações para avaliar o desempenho dos sistemas ou
componentes que estão pensando em comprar. Para obter mais informações sobre os testes de desempenho e sobre o desempenho dos produtos Intel, ligue
para 1-800-628-8686 ou 1-916-356-3104 (nos Estados Unidos) ou consulte o site http://developer.intel.com.
A Intel pode alterar as especificações, descrições e projetos dos produtos a qualquer momento, sem prévio aviso.
A Intel pode ter patentes ou pedidos de patente pendentes, marcas comerciais, direitos autorais ou outros direitos de propriedade intelectual relacionados ao
assunto em questão. O fornecimento de documentos e outros materiais e informações não concede qualquer licença, expressa ou implícita, por preclusão
ou de outra forma, sobre tais patentes, marcas comerciais, direitos autorais ou outros direitos de propriedade intelectual.
A Intel não é obrigada a fornecer suporte técnico, instalação ou outro tipo de assistência relacionada a estes dispositivos ou estas informações.
Intel, o logotipo da Intel e Pentium são marcas comerciais ou marcas registradas da Intel Corporation e de suas subsidiárias nos Estados Unidos e em outros
países.
*Outros nomes e marcas podem ser reivindicados como propriedade de outros.
Copyright © 2005–2006, Intel Corporation
2
Introdução
Índice
1
Introdução............................................................................................................7
1.1
1.2
Terminologia............................................................................................7
Documentos de referência .................................................................8
2
Teoria .....................................................................................................................9
3
Teste com alimentação usando vetores digitais (ICT) .....................11
3.1
3.2
3.3
Como usar os sinais VID (Voltage Identifier)...........................11
Como usar os sinais de controle....................................................11
Como usar as cargas do cabeçote de teste...............................13
4
Teste sem alimentação (MDA) ...................................................................14
5
Especificações relacionadas ........................................................................17
6
Uso de bolas......................................................................................................20
3
Introdução
Figuras
Figura 1 – O chip de teste Intel® Socket Test Technology para o
soquete LGA775 - Código do produto JM8YKZLVA
(LGA775YP)...................................................................................................7
Figura 2 – A Intel® Socket Test Technology para o soquete
LGA775 - Diagrama de blocos Código do produto JM8YKZLVA
(LGA775YP).................................................................................................10
Figura 3 - Configuração típica do par de chaves ................................14
Figura 4 - Configuração do instrumento para a chave do Low
Side (lado baixo) ......................................................................................15
Figura 5 - Configuração do instrumento para a chave do High
Side (lado alto)..........................................................................................15
Figura 6 - Mapa otimizada de cobertura de bola................................33
Tabelas
Tabela 1 - Sinais de identificação de voltagem...................................11
Tabela 2 - Sinais de controle......................................................................12
Tabela 3 - Cargas do cabeçote de teste.................................................13
Tabela 4 - Parâmetros elétricos de operação.......................................17
Tabela 5 - Condições de teste para a chave do lado alto (modo
digital alimentado) ...................................................................................17
Tabela 6 - Condições de teste para a chave do lado baixo (modo
digital alimentado) ...................................................................................19
Tabela 7 - Condições de teste para a chave (modo analógico não
alimentado).................................................................................................19
Tabela 8 - Bolas usadas como sinal de controle.................................20
Tabela 9 - Agrupamentos e funções das bolas....................................20
Tabela 10 - Resistor de zero ohm.............................................................29
Tabela 11 - Medições de 1 kohm ..............................................................30
Tabela 12 - Medições de 1 kohm ..............................................................30
Tabela 13 - Medições de 1 kohm ..............................................................31
Tabela 14 - Medições dos pacotes resistivos .......................................32
4
Introdução
Histórico da revisão
Número de
revisão
-002
Descrição
Data da revisão
•
Lançamento inicial.
•
Atualize as novas tolerâncias das resistências
com os sinais Hcontrol e Lcontrol (tabela 4).
•
•
Outubro de 2006
Inclua 965, 946, 955X e 945 famílias
expressas do chipset
Corrija os parâmetros Hcontrol e Lcontrol
(tabela 6)
§
5
Introdução
6
Introdução
1
Introdução
Intel® Socket Test Technology para o soquete LGA775 é um chip que testa a integridade
mecânica e a continuidade elétrica da conectividade soquete-placa e da conectividade soqueteprocessador. Quando inserido no soquete LGA775 da placa, o chip funciona tanto com ICTs (incircuit testers) quanto com MDA (manufacturing defect analyzers) que têm acesso a todas as
redes do soquete através de pontas de prova.
O ICT usa vetores de teste digitais que são executados muito rapidamente quando a placa é
alimentada — tipicamente menos do que dois milissegundos, dependendo da capacidade do
cabeçote de teste. O MDA não alimenta a placa, mas usa sua capacidade de medição analógica.
O tempo de teste com um MDA é tipicamente maior.
O Chip de teste com o código de produto JM8HKZLVA foi desenvolvido para suportar produtos
baseados no Chipset Intel® 91X/925/925XE Express. Para mais informação consulte o
documento “Tecnologia Intel® Socket Test para o Soquete LGA775 - Código do produto
JM8HKZLVA”.
O Chip de teste com o código de produto JM8YKZLVA descrito neste documento suporta
produtos baseados nos Chipsets Intel® 955X e família de chipsets Intel® 945/946/965 Express, e
não é compatível para testes com produtos baseados nos Chipsets Intel 91X/925/925E Express.
Figura 1 – O chip de teste Intel® Socket Test Technology para o soquete LGA775 - Código do produto
JM8YKZLVA (LGA775YP)
1.1
Terminologia
Termo
ICT
Descrição
In-circuit Test
7
Introdução
Termo
1.2
Descrição
soquete LGA775
Soquete de montagem em superfície projetado para aceitar o processador Intel® Pentium®
4 com encapsulamento 775-Land LGA.
MDA
MDA (Manufacturing Defect Analyzer)
VCCP
Voltagem núcleo do processador
VTT
Voltagem de terminação de E/E do barramento frontal (FSB)
Documentos de referência
Documento
Local do documento
Tecnologia Intel® Socket Test para o Soquete LGA775 - Código do
produto JM8HKZLVA
http://www.intel.com/design/p
entium4/applnots/303334.htm
Folha de Especificações para o Processador
http://www.intel.com/products
/processor/index.htm
Nota
Guia de projeto do VRD (Voltage Regulator-Down) 10.1 para o soquete
de desktop LGA775
http://www.intel.com/design/P
entium4/guides/302356.htm
NOTE: Nota:
Selecione o processador apropriado e depois vá à aba de Documentos Técnicos (technical
documents) e localize Folha de Especificações para o processador (Processor Datasheet) na seção Folha de
Especificações (Datasheets) da página.
§
8
Teoria
2
Teoria
O Chip de teste Intel® Socket Test Technology para o soquete LGA775 código do produto
JM8YKZLVA consiste em uma matriz de pares de chaves. Cada par de chaves, junto com um
sinal de controle, pode ser usado para testar um sinal, uma alimentação e um terra. O sinal de
controle ativa a condição ON/OFF de cada chave. O teste é feito pela verificação das condições
ON e OFF de cada chave. Há menos sinais do que conexões elétricas de alimentação e de terra no
soquete. Para compensar, há quatro pares de sinais Hcontrol e Lcontrol que permitem a
multiplexação de sinais entre a alimentação e o terra. A multiplexação de sinais permite o teste de
tantos pontos de alimentação e terra quanto possível. O teste de resistores do chip de teste ajuda a
garantir alguma cobertura adicional para condições de aberto, não fornecida pelos pares de chaves.
Os sinais de controle são aterrados com um resistor para manter as chaves no estado OFF quando
um método de teste com alimentação estiver sendo usado em um ICT.
9
Teoria
Figura 2 – A Intel® Socket Test Technology para o soquete LGA775 - Diagrama de blocos
Código do produto JM8YKZLVA (LGA775YP)
§
10
Teste com alimentação usando vetores digitais (ICT)
3
Teste com alimentação usando vetores
digitais (ICT)
3.1
Como usar os sinais VID (Voltage Identifier)
As voltagens VCCP e VTT são usados para alimentar o chip de teste. O chip de teste não
controla os sinais VID para estabelecer a voltagem VCCP. Uma combinação de sinal VID deve
ser conectada à terra e controlada pelo equipamento de teste de modo que seja gerada uma
voltagem on-board VCCP igual à voltagem VTT on-board.
Para determiner quais linhas de VID devem ser usadas para manter a VCCP igual à VTT, consulte
o guia de projeto do VRD (Voltage Regulator Down) do processador que está sendo usado.
Tabela 1 - Sinais de identificação de voltagem
3.2
Nome do sinal
Bola VID
VID_0
AM2
VID_1
AL5
VID_2
AM3
VID_3
AL6
VID_4
AK4
VID_5
AL4
Como usar os sinais de controle
Para garantir que as chaves vão para a posição OFF quando a alimentação é aplicada ou durante
os testes de outros dispositivos, os sinais de controle são aterrados através de resistores de 1 kohm.
Cada sinal de controle pode acionar (passar para a posição ON ou OFF) um grupo de cerca de 64
chaves.
Cada par de chaves ON/OFF testa três bolas de solda e contatos de soquete, sem incluir os sinais
de controle. Um nível lógico alto no sinal de controle coloca a chave associada no estado ON.
Quatro pares de entradas Hcontrol e Lcontrol são usadas para multiplexar os sinais que são
recebidos pelo equipamento de teste em mais de um par de chaves a fim de testar a maioria das
conexões elétricas de alimentação e de terra do soquete.
Advertência: Os sinais de controle das chaves High Side e Low Side não devem nunca estar no
nível alto ao mesmo tempo, como acontece em algumas ferramentas automatizadas de injeção de
falha. Um curto direto entre alimentação e terra pode causar, e provavelmente causará, dano ao
chip de testa da Intel® Socket Test Technology e à placa sob teste. Para impedir esse tipo de dano,
coloque no nível alto apenas um sinal de controle por vez durante o teste, com todos os outros
sinais de controle no nível baixo.
A chave High Side de cada par de chaves é usada para testar a bola de solda do VCCP e o contato
junto com a bola de solda do sinal compartilhado e o contato do par de chaves High e Low Side.
11
Teste com alimentação usando vetores digitais (ICT)
A linha de controle da chave High Side é levada para o nível lógico alto, colocando a chave no
estado ON e habilitando a conexão elétrica entre o VCCP e o sinal compartilhado. Quando isto
acontece, um nível lógico alto deve ser recebido no sinal compartilhado. Ao mesmo tempo, o
sinal de controle da chave Low Side estará no nível lógico baixo.
A chave Low Side de cada par de chaves é usada para testar a bola de solda do GND (terra) e o
contato junto com a bola de solda do sinal compartilhado e e o contato do par de chaves High e
Low Side. A linha de controle da chave Low Side é levada para o nível lógico alto, colocando a
chave no estado ON e habilitando a conexão elétrica entre o GND e o sinal compartilhado. O
nível lógico baixo deve ser recebido no sinal compartilhado. Ao mesmo tempo, o sinal de
controle da chave High Side estará no nível lógico baixo.
Um único sinal compartilhado é usado para testar uma conexão de VCCP e uma conexão de
GND+. A ausência da transição alto/baixo indicará um aberto no sinal compartilhado ou na
conexão alimentação/terra usada por aquele par de chaves.
A Figura 2 mostra que os sinais Signal1, Vccp1 e Gnd1, bem como os sinais Signal2, Vccp2 e
Gnd2, podem ser verificados através de Hcontrol_0 e Lcontrol_0.
Tabela 2 - Sinais de controle
12
Nome do sinal
Bola de sinal
Hcontrol_0
U2
Lcontrol_0
J16
Hcontrol_1
U3
Lcontrol_1
H15
Hcontrol_2
D14
Lcontrol_2
H16
Hcontrol_3
E6
Lcontrol_3
J17
Como acontece com todos os
testes digitais de circuitos, todos
os outros componentes ativos da
placa conectados ao soquete
devem ser colocados no modo
de tri-state antes do teste com
esta técnica.
Teste com alimentação usando vetores digitais (ICT)
3.3
Como usar as cargas do cabeçote de teste
As cargas do cabeçote de teste (pull-ups/pull-downs) melhoram a detecção de abertos. Com o par
de chaves no estado OFF, os sinais devem ser levados para o nível lógico baixo se forem usados
os pull-downs do cabeçote de teste, e para o nível lógico alto se forem usados pull-ups. Se forem
usados pull-ups com a chave Low Side no estado ON, será recebido um nível lógico alto se a
conexão de sinal ou de GND estiver aberta, e um nível lógico baixo se a conexão não estiver
aberta. Se forem usados pull-downs com a chave High Side no estado ON, será recebido um
nível lógico baixo se a conexão de sinal ou de bola de VCCP estiver aberta, e um nível lógico alto
se a conexão não estiver aberta.
Nota: Os resistores pull-up/down on-board precisam ser levados em conta quando as cargas do
cabeçote de teste forem usadas.
Tabela 3 - Cargas do cabeçote de teste
Controle do
lado baixo
Controle do
lado alto
0
0
1
0
1
0
0
0
1
1
Sinal de saída
0
1
0
1
Controle do
cabeçote de
teste
Pull-Down
Pull-Up
Pull-Up
Pull-Down
N/D
§
13
Teste sem alimentação (MDA)
4
Teste sem alimentação (MDA)
O método de teste a seguir foi desenvolvido usando-se o testador “in-circuit” Agilent* 3070 série
II no modo não alimentado. A técnica e os resultados devem ser similares aos do equipamento de
teste que tem capacidades semelhantes, conforme descrito abaixo. (Agilent era conhecida
anteriormente como Hewlett Packard* – HP).
Barramento
Descrição
Barramento S
Fonte primária Fornece -10,0 V a +10,0 V (VCC) com a conexão do lado alto ao
dispostivo sob teste através de um resistor de 500 ohm. O lado baixo se conecta
automaticamente ao GND digital e analógico chaveado.
Barramento A
Fonte auxiliar Fornece -10,0 V a +10,0 V (VCC) pela conexão do lado alto ao
dispositivo sob teste e da conexão automática do lado baixo ao GND digital e
analógico chaveado.
Barramento I
O lado alto de um voltímetro CC conectado ao dispositivo sob teste.
Barramento L
O lado baixo de um voltímetro CC conectado ao GND digital e analógico chaveado, a
menos que o software especifique outro procedimento.
Barramento G
Barramento de guarda. Usado para quebrar caminhos de impedância paralela. Neste
caso, ele conecta o VCCP e o GND para mantê-los no mesmo potencial.
Um típico par de chaves da Intel® Socket Test Technology é mostrado na Figura 2 sando o
barramento G para curto-circuitar o VCCP e o GND e potencialmente eliminar o tempo de
carga/descarga causado pela grande capacitância presente na placa durante o teste da chava High
Side (lado alto). O objetivo é fazer com que o teste seja o mais rápido e o mais confiável possível.
Figura 3 - Configuração típica do par de chaves
Cada chave é testada conectando-se o barramento A com o Hcontrol ou com o Lcontrol, os
barramentos S e I com o Signal (sinal) e o barramento L com o GND. O barramento A é
colocado em 1,2 V para garantir que a chave passe para o positivo. O barramento S é colocado
em 600 mV para a chave High e Low Side. O barramento S usa uma resistência de 500 ohm para
as chaves High e Low Side.
14
Teste sem alimentação (MDA)
A resistência da chave é igual a cerca de 40 ohm no estado ON e é infinita no estado OFF. Em
um ambiente isolado, a voltagem do estado ON medida no sinal será cerca de 44 mV, pois há um
divisor de voltagem entre a resistência de 40 ohm da chave e a resistência de 500 ohm da
terminação da fonte.
Foi observado que a voltagem do estado OFF não atinge o nível de 600 mV, que seria o esperado
de acordo com a teoria de circuitos. Isto se deve à influência de outros dispositivos da placa que
fazem com que o nível se estabilize em cerca de 250 mV.
Figura 4 - Configuração do instrumento para a chave do Low Side (lado baixo)
Figura 5 - Configuração do instrumento para a chave do High Side (lado alto)
§
15
Teste sem alimentação (MDA)
16
Especificações relacionadas
5
Especificações relacionadas
Temperatura de operação: entre 10° C e 50° C
Ambiente de descarga eletrostática: controlado em menos de 300 V
Tabela 4 - Parâmetros elétricos de operação
Símbolo
Parâmetro
Valor
Unidade
0,8 a 1,2 máx
V
300
mV
Vccp
Voltagem aplicada (modo alimentado)
CtrlOnThres
Limite de chaveamento
HctrlEnVih
VIH de ativação do nível alto da chave (modo alimentado)
Vccp + 0,3 máx
V
LctrlEnVih
VIH de ativação do nível baixo da chave (modo alimentado)
Vccp a Vccp +
0,3 máx
V
CtrlDisVil
VIL de desativação da chave
0.0
V
CtrlEnVih
Voltagem de ativação da chave (modo não alimentado)
1,2 máx
V
Sd(on)
Atraso entre a ativação do controle da chave e a presença do
sinal na saída (modo alimentado)
20
μs
Sd(off)
Atraso entre a desativação do controle da chave e a presença do
sinal na saída (modo alimentado)
20
μs
Rval
Valores do resistor (modo não alimentado)
1K (+/- 5%)
ohm
RvalControl
Valor das resistências de Oito Sinais de Controle (Desligado)
1k (+5%, -40%)
ohm
Hid(on)
Corrente de saturação de ativação da chave no estado alto
20
mA
Lid(on)
Corrente de saturação de ativação da chave no estado alto
26
mA
Valor
Unidade
Tabela 5 - Condições de teste para a chave do lado alto (modo digital alimentado)
Símbolo
Parâmetro
Vccp
Voltagem aplicada
1,2 máx
V
Hcontrol
Ativar chave do lado alto
1,5 máx
V
Lcontrol
Desativar chave do lado baixo
0.0
V
Sinal
VOH mínimo
600
mV
Carga do sinal
Fonte de corrente de sinal para terra (Pull Down)
5
mA
VohTh do sinal
Configuração do limite do VOH de teste
400
mV
17
Especificações relacionadas
VolTh do sinal
18
Configuração do limite do VOL de teste
400
mV
Especificações relacionadas
Tabela 6 - Condições de teste para a chave do lado baixo (modo digital alimentado)
Símbolo
Parâmetro
Valor
Unidade
1,2 máx
V
Vccp
Voltagem aplicada
Hcontrol
Desativar chave do lado alto
0.0
V
Lcontrol
Ativar chave do lado baixo
1,2 máx
V
Sinal
VOL máximo
200
mV
Carga do sinal
Fonte de corrente de sinal para Vccp (Pull Up)
2
mA
VohTh do sinal
Configuração do limite do VOH de teste
400
mV
VolTh do sinal
Configuração do limite do VOL de teste
400
mV
Valor
Unidade
Tabela 7 - Condições de teste para a chave (modo analógico não alimentado)
Símbolo
Parâmetro
VccpToGnd
Vccp conectado ao Gnd
0.0
V
HctrlEn
Ativar chave do lado alto
1,2 máx
V
HctrlDis
Desativar chave do lado alto
0.0
V
LctrlEn
Ativar chave do lado baixo
1,2 máx
V
LctrlDis
Desativar chave do lado baixo
0.0
V
SigSrcVolt
Voltagem da fonte do sinal aplicado
600 máx
mV
SigSrcVR
Resistência da voltagem da fonte do sinal aplicado
500
ohm
§
19
Uso de bolas
6
Uso de bolas
A Tabela 8 identifica as bolas usadas nas 8 linhas de controle, também chamadas de Lcontrol_0 –
Lcontrol_3 e Hcontrol_0 – Hcontrol_3.
Tabela 8 - Bolas usadas como sinal de controle
Controle do lado baixo (Lcontrol)
Controle do lado alto (Hcontrol)
U2
J16
U3
H15
D14
H16
E6
J17
A Tabela 9 mostra o mapeamento dos controles High e Low Side (lado alto e baixo) com a bola de
sinal, a bola de terra e a bola de alimentação, para cada par de chaves. Esta tabela pode ser usada
para gerar testes e fazer o diagnóstico de falhas.
Tabela 9 - Agrupamentos e funções das bolas
20
Controle do
lado baixo
Controle do
lado alto
Sinal
GND
VCCP
J16
U2
G16
H27
T27
J16
U2
G17
L30
T28
J16
U2
F15
AE24
T29
J16
U2
G15
H26
T26
J16
U2
G14
H24
T24
J16
U2
F17
H25
T23
J16
U2
E15
AF30
T30
J16
U2
F14
H23
U30
J16
U2
G18
H21
U29
J16
U2
E16
H22
U28
J16
U2
E18
AF29
N23
J16
U2
F18
H19
N24
J16
U2
E13
E28
U27
J16
U2
G13
H20
N25
Uso de bolas
Controle do
lado baixo
Controle do
lado alto
Sinal
GND
VCCP
J16
U2
D17
AF28
N26
J16
U2
D13
E28
N27
J16
U2
E19
D24
N29
J16
U2
G19
E26
N28
J16
U2
E12
AF27
M23
J16
U2
D19
E25
N30
J16
U2
G12
B24
M25
J16
U2
F12
C24
M24
J16
U2
F11
AF26
M27
J16
U2
G11
B24
M26
J16
U2
G20
D21
M29
J16
U2
D11
F22
M28
J16
U2
D20
E20
K23
J16
U2
F20
A21
M30
J16
U2
E10
AF25
K25
J16
U2
C20
B20
K24
J16
U2
F21
C19
K27
J16
U2
D10
F19
K26
J16
U2
G22
AJ30
K29
J16
U2
G21
D18
K28
J16
U2
C18
B17
J30
J16
U2
B19
A18
K30
J16
U2
C15
C16
J28
J16
U2
C17
F16
J29
J16
U2
C12
A15
J26
J16
U2
C14
D15
J27
J16
U2
B9
C13
J24
J16
U2
C11
E14
J25
J16
U2
F9
F13
J22
J16
U2
E9
B14
J23
21
Uso de bolas
22
Controle do
lado baixo
Controle do
lado alto
Sinal
GND
VCCP
J16
U2
E21
D12
J20
J16
U2
G9
A12
J21
J16
U2
B21
E11
J18
J16
U2
C21
B11
J19
J16
U2
B16
D9
C27
J16
U2
B18
C10
C25
J16
U2
B12
B8
C30
J16
U2
B15
A9
C29
J16
U2
A19
C7
B26
J16
U2
B10
F10
B25
J16
U2
A16
A6
B28
J16
U2
A17
D6
B27
J16
U2
A11
F4
B30
J16
U2
A14
B5
B29
J16
U2
A8
D3
A26
J16
U2
A10
C4
A25
J16
U2
F8
A2
A28
J16
U2
G8
E2
A27
J16
U2
C8
E2
A30
J16
U2
D8
B1
A29
H15
U3
U6
Y7
V8
H15
U3
R6
AA6
AH19
H15
U3
P6
AA3
W8
H15
U3
T5
W7
AJ19
H15
U3
U5
Y5
Y8
H15
U3
V5
Y2
AK19
H15
U3
U4
AE17
AH22
H15
U3
T4
AN17
AG22
H15
U3
R4
W4
AA8
H15
U3
V4
V7
AL19
Uso de bolas
Controle do
lado baixo
Controle do
lado alto
Sinal
GND
VCCP
H15
U3
M4
V6
AB8
H15
U3
M5
V3
AM19
H15
U3
M6
AJ20
AF22
H15
U3
W5
AG23
AE21
H15
U3
W6
U7
AC8
H15
U3
P3
AH23
AE22
H15
U3
M3
T6
AG19
H15
U3
L4
T7
U8
H15
U3
L5
AH20
AN21
H15
U3
Y4
AJ23
AN22
H15
U3
Y6
R2
AF19
H15
U3
P2
AK23
AE23
H15
U3
N2
AG20
AE19
H15
U3
L2
AK24
AK25
H15
U3
K3
P7
P8
H15
U3
K4
R7
T8
H15
U3
K6
P4
R8
H15
U3
AA4
AJ24
AJ25
H15
U3
AA5
N6
N8
H15
U3
AB4
N3
AM21
H15
U3
AB5
AF20
AM22
H15
U3
AB6
AH24
AH25
H15
U3
J5
N7
AL22
H15
U3
J6
AG24
AG25
H15
U3
AC5
M7
L8
H15
U3
AD5
M1
M8
H15
U3
AD6
AE20
AF21
H15
U3
G5
AF24
AJ26
H15
U3
F5
L3
AG21
H15
U3
L1
AL24
AK26
23
Uso de bolas
24
Controle do
lado baixo
Controle do
lado alto
Sinal
GND
VCCP
H15
U3
K1
L7
J10
H15
U3
F2
L6
K8
H15
U3
E3
AL20
AH21
H15
U3
E4
AL23
AL25
H15
U3
AF4
K2
AJ21
H15
U3
AF5
AM24
AL26
H15
U3
D2
K5
J11
H15
U3
D4
K7
AJ22
H15
U3
C1
AM23
AN25
H15
U3
C2
AN24
AM26
H15
U3
C3
H3
AK21
H15
U3
C5
J4
J12
H15
U3
C6
AM20
AM25
H15
U3
B2
J7
J13
H15
U3
G7
AN23
AL21
H15
U3
B3
AN20
AN26
H15
U3
B6
H6
AK22
H15
U3
B4
H7
AG26
H15
U3
A4
H8
J15
H15
U3
A3
AF23
AG27
H15
U3
D7
H10
AH27
H15
U3
A5
H9
J14
H15
U3
A7
H12
J9
H15
U3
B7
H11
J8
H16
D14
U6
AN17
AN14
H16
D14
R6
AB1
V8
H16
D14
P6
AN16
Y8
H16
D14
T5
AA7
W8
H16
D14
U5
AC3
AB8
H16
D14
V5
AB7
AA8
Uso de bolas
Controle do
lado baixo
Controle do
lado alto
Sinal
GND
VCCP
H16
D14
U4
AC7
AL9
H16
D14
T4
AC6
AC8
H16
D14
R4
AM17
AD8
H16
D14
V4
AM16
AN15
H16
D14
M4
AD4
AN9
H16
D14
M5
AD7
AM9
H16
D14
M6
AL17
AM15
H16
D14
W5
AE2
AL9
H16
D14
W6
AE16
AN11
H16
D14
P3
AF3
AJ9
H16
D14
M3
AE7
AE9
H16
D14
L4
AE5
AK9
H16
D14
L5
AF7
AL11
H16
D14
Y4
AF6
AM11
H16
D14
Y6
AH1
AF11
H16
D14
P2
AG7
AK11
H16
D14
N2
AG17
AG11
H16
D14
L2
AF17
AM14
H16
D14
K3
AH3
AJ11
H16
D14
K4
AH6
AH11
H16
D14
K6
AH17
AL15
H16
D14
AA4
AG7
AE11
H16
D14
AA5
AJ4
AM12
H16
D14
AB4
AH6
AN12
H16
D14
AB5
AL16
AK12
H16
D14
AB6
AK2
AL12
H16
D14
J5
AK2
AH12
H16
D14
J6
AK7
AJ12
H16
D14
AC5
AK17
AF12
H16
D14
AD5
AJ17
AL14
25
Uso de bolas
26
Controle do
lado baixo
Controle do
lado alto
Sinal
GND
VCCP
H16
D14
AD6
AE10
AE12
H16
D14
G5
AK7
AG12
H16
D14
F5
AF10
AJ14
H16
D14
L1
AG10
AH14
H16
D14
K1
AK16
AK14
H16
D14
F2
AH10
AG14
H16
D14
E3
AL10
AE18
H16
D14
E4
AJ10
AF14
H16
D14
AF4
AF16
AH18
H16
D14
AF5
AK10
AF18
H16
D14
D2
AM1
AJ18
H16
D14
D4
AM10
AG18
H16
D14
C1
AG16
AE15
H16
D14
C2
AN1
AH19
H16
D14
C3
AH16
AK19
H16
D14
G7
AM10
AL19
H16
D14
C5
AN2
AJ19
H16
D14
C6
AN10
AL18
H16
D14
B2
AJ16
AK15
H16
D14
B3
AN13
AM19
H16
D14
B4
AK13
AN19
H16
D14
B6
AM13
AM18
H16
D14
A3
AE13
AJ15
H16
D14
A4
AL13
AN18
H16
D14
A5
AG13
AG15
H16
D14
AG4
AJ13
AE14
H16
D14
AG5
AF13
AF15
H16
D14
AG6
AH13
AH15
J17
E6
G16
L28
T28
J17
E6
G17
L29
T27
Uso de bolas
Controle do
lado baixo
Controle do
lado alto
Sinal
GND
VCCP
J17
E6
F15
L26
T26
J17
E6
G15
L27
T29
J17
E6
G14
L24
T23
J17
E6
F17
L25
T24
J17
E6
E15
P30
U30
J17
E6
F14
L23
T30
J17
E6
G18
P28
U28
J17
E6
E16
P29
U29
J17
E6
E18
P26
N24
J17
E6
F18
P27
N23
J17
E6
E13
P24
N25
J17
E6
G13
P25
U27
J17
E6
D17
R30
N27
J17
E6
D13
P23
U24
J17
E6
E19
R29
N26
J17
E6
G19
AJ27
AD30
J17
E6
E12
R27
U26
J17
E6
D19
R28
AD29
J17
E6
G12
R26
W30
J17
E6
F12
V29
W28
J17
E6
F11
R24
U23
J17
E6
G11
V30
W27
J17
E6
G20
R25
U25
J17
E6
D11
R23
W29
J17
E6
D20
V27
W23
J17
E6
F20
AK30
W24
J17
E6
E10
V26
W25
J17
E6
C20
V28
W26
J17
E6
F21
V23
Y30
J17
E6
D10
V24
AC23
27
Uso de bolas
28
Controle do
lado baixo
Controle do
lado alto
Sinal
GND
VCCP
J17
E6
C17
AA29
AC24
J17
E6
G22
AA30
Y29
J17
E6
C15
AA27
Y27
J17
E6
C18
AA28
Y28
J17
E6
C14
AA25
Y26
J17
E6
G21
AA26
AC25
J17
E6
C12
AA23
Y25
J17
E6
B19
AA24
Y23
J17
E6
B9
AB29
Y24
J17
E6
C11
AB30
AC26
J17
E6
F9
AB27
AC27
J17
E6
E9
AB28
AD27
J17
E6
E21
AB26
AD28
J17
E6
G9
AB25
AD25
J17
E6
B21
AK29
AH29
J17
E6
C21
AJ29
AG29
J17
E6
B16
AK28
AH28
J17
E6
B18
AJ28
AG28
J17
E6
B12
AM28
AM29
J17
E6
B15
AL28
AL29
J17
E6
A19
AB23
AD26
J17
E6
B10
AB24
AC28
J17
E6
A16
AE29
AD24
J17
E6
A17
AE30
AC30
J17
E6
A11
AE27
AD23
J17
E6
A14
AE28
AG30
J17
E6
A8
AE25
AH30
J17
E6
A10
AE26
AC29
J17
E6
D22
AL27
AL30
J17
E6
E22
AN28
AN29
Uso de bolas
Controle do
lado baixo
Controle do
lado alto
Sinal
GND
VCCP
J17
E6
A22
AN27
AN30
J17
E6
B22
AM27
AM30
Os resistores de zero ohm do chip de teste, mostrados na Tabela 10, podem ser usados para gerar
testes que detectam resistências de 0 ohm entre os dois pontos, adicionando maior cobertura para
os testes de aberto.
Tabela 10 - Resistor de zero ohm
Bola em curto
Bola em curto
J1
AA1
AN4
AN6
AL7
AN3
AN5
AL8
F29
H29
D25
D26
AM4
AM4
AM4
AN8
AM8
AM8
D28
H28
29
Uso de bolas
O chip de teste tem os sinais VID_0 a VID_5 ligados ao VCCP por resistores de 1 kohm. As
conexões elétricas do soquete podem ser testadas medindo-se os resistores entre estas conexões.
A tabela a seguir pode ser usada para gerar testes que detectam uma resistência de 1 kohm entre
os dois pontos, adicionando, assim, uma cobertura maior para teste de aberto. Rval na Tabela 4
identifica a tolerância do resistor.
Tabela 11 - Medições de 1 kohm
Bola VID
Bola de
alimentação
AM2
AL5
AM3
AL6
AK4
AL4
AJ8
AG9
AH8
AF8
AF9
AG8
Cada resistor “pull-down” pode ser usado para verificar a conectividade de uma bola de terra e de
uma bola de sinal de controle. A tabela a seguir pode ser usada para gerar testes que detectam
uma resistência de 1 kohm entre os dois pontos, adicionando, assim, uma cobertura maior para
teste de aberto. RvalControl na Tabela 4 identifica a tolerância do resistor.
Tabela 12 - Medições de 1 kohm
30
Bola do resistor
de controle
Bola GND
U2
U3
D14
E6
J16
H15
H16
J17
T3
T3
E8
F7
H13
H14
H17
H18
Uso de bolas
A tabela a seguir pode ser usada para gerar testes que detectam uma resistência de 1 kohm entre
os dois pontos, adicionando, assim, uma cobertura maior para teste de aberto. Rval na Tabela 4
identifica a tolerância do resistor.
Tabela 13 - Medições de 1 kohm
Bola de resistor
Bola de resistor
AM5
AM7
AJ1
AD2
AG2
AJ3
AD1
AF1
AE1
R3
F28
F3
A13
B23
AL1
G2
H1
AJ7
AC2
N4
AC4
AH4
AJ5
AB3
H4
AH9
AH9
AJ2
AF2
AG3
AK3
AC1
AB2
AG1
Y1
G28
G23
T1
C22
AK1
R1
AL2
AH7
AE8
P5
AE4
AH5
AJ6
AD3
M2
31
Uso de bolas
Nota: Diferenças entre os chips de teste JM8HKZLVA e JM8YKZLVA
•
•
•
•
•
•
Não são usadas bolas para VSS (AL3, U1, G1, E29, A24, AN7).
A bola D14 substitui a E7 como sinal Hcontrol (controle alto). E7 não é usado.
A bola E6 substitui a F6 como sinal Hcontrol (controle alto). E6 não é usado.
As bolas E23 e F23 não são usadas.
As bolas de VSS (AH7, AJ7, AL7, AM7) se tornaram sinais que são testados
resistivamente.
A bola de VCC (AL8) se tornou um sinal que é testado resistivamente.
A tabela a seguir pode ser usada para identificar as diferenças elétricas entre os dispositivos
JM8HKZLVA e JM8YKZLVA (LGA775YP). As diferenças podem ser usadas para determinar
que sejam usados o dispositivo e o teste de fabricação corretos, sem a necessidade de se ter apenas
às marcações nos dispositivos. As diferenças de resistência entre as bolas (zero ohm, 1 kohm ou
nenhum resistor entre elas) podem identificar o dispositivo que está sendo usado.
Tabela 14 - Medições dos pacotes resistivos
32
Valor do resistor
Bola de
resistor
Bola de
resistor
JM8HKZLV
A
0 ohm
0 ohm
1 kohm
1 kohm
1 kohm
1 kohm
E7
F6
E7
F6
D14
E6
E23
F23
E8(GND)
F7(GND)
E8(GND)
F7(GND)
X
X
X
X
JM8YKZLV
A
(LGA775YP)
X
X
Uso de bolas
Figura 6 - Mapa otimizada de cobertura de bola
§
33