Virgínia Helena Varotto Baroncini, MsC - Engenharia Eletrica
Transcrição
Virgínia Helena Varotto Baroncini, MsC - Engenharia Eletrica
VIRGINIA HELENA VAROTTO BARONCINI PROJETO DE AMPLIFICADORES DE BAIXO RUÍDO DE RF EM TECNOLOGIA CMOS USANDO UM MODELO BASEADO EM CORRENTE Dissertação apresentada como requisito parcial à obtenção do grau de Mestre em Engenharia Elétrica, programa de Pós Graduação em Engenharia Elétrica – PPGEE, Departamento de Engenharia Elétrica, Setor de Tecnologia, Universidade Federal do Paraná. Orientador: Prof. Oscar da Costa Gouveia Filho, Dr. CURITIBA 2004 Para Sérgio, Camila e Natália. iv Agradecimentos Gostaria de expressar minha gratidão ao professor Oscar da Costa Gouveia Filho pela excelente orientação e por toda a experiência que me transmitiu durante o período em que trabalhamos juntos. Agradeço ainda, aos meus colegas de trabalho do CEFET-PG que deram suporte à minha saída, em especial a Simone Massulini Acosta. Finalmente, minha mais profunda gratidão as minhas filhas Camila e Natália pelos momentos em que estive ausente para a realização deste trabalho, aos meus pais Geraldo e Maria Helena, que mesmo distantes sempre me deram força e coragem para enfrentar as dificuldades encontradas, e ao meu querido marido Sérgio, pela paciência, carinho e amor, sem os quais nada teria sido possível. v Sumário Lista de Símbolos ______________________________________________________ viii Lista de Figuras por Capítulo ____________________________________________ xi Lista de Tabelas _______________________________________________________ xiv Resumo_______________________________________________________________ xv Abstract ______________________________________________________________ xvi Capítulo 1 – Introdução _________________________________________________ 1 Capítulo 2 – Transistor MOS em RF ______________________________________ 5 2.1 – Modelo do Transistor MOS para todas as regiões de operação __________ 5 2.1.1 – Determinação da Corrente de Dreno _______________________ 6 2.1.2 – Modelo quasi-estático de pequenos sinais ___________________ 10 2.1.3 – Freqüência de Corte Intrínseca ___________________________ 11 2.1.4 – Simulador de Circuitos SMASH __________________________ 12 2.2 – Modelo de Ruído do MOSFET em alta freqüência ___________________ 13 2.2.1 – Fonte de Ruídos no Transistor MOS _______________________ 13 2.2.2 – Ruído Térmico do Canal ________________________________ 14 2.2.3 – Ruído Induzido na Porta ________________________________ 20 2.2.4 – Fontes de Ruído das Resistências Terminais _________________ 23 Capítulo 3 – Análise e Equações de Projeto para um LNA _____________________ 26 3.1 – Características Básicas de um LNA _______________________________ 26 3.2 – Topologias de LNA ___________________________________________ 28 3.3 – Casamento de impedância de Entrada _____________________________ 30 3.4 – Figura de ruído do LNA ________________________________________ 37 3.5 – Análise da Dissipação de Potência ________________________________ 46 3.6 _ Considerações de Projeto _______________________________________ 50 Capítulo 4 – Metodologia de Projeto _______________________________________ 53 4.1 –Descrição da Metodologia _______________________________________ 53 4.1.1 – Escolha do grau de inversão _____________________________ 53 4.1.2 – Escolha dos indutores para o casamento de impedância ________ 54 4.1.3 – Escolha da largura do canal dos transistores _________________ 54 vi 4.1.4 – Escolha do indutor do dreno _____________________________ 54 4.2 – Projeto de um LNA para 1 GHz __________________________________ 56 4.2.1 – Determinação dos valores _______________________________ 56 4.2.1.1 – Escolha do grau de inversão ______________________ 56 4.2.1.2 – Escolha dos indutores para o casamento de impedância _57 4.2.1.3 – Escolha da largura do canal dos transistores _________ 57 4.2.1.4 – Escolha do indutor do dreno ______________________ 59 4.2.2. – Verificação do Projeto por Simulação _____________________ 59 4.2.2.1 – Verificação da impedância de entrada e do ganho _____ 61 4.2.2.2 – Verificação de Figura de Ruído ___________________ 65 4.2.2.3 – Verificação da linearidade _______________________ 66 4.3 – Projeto de um LNA para 2,5 GHz ______________________________________ 69 4.3.1 – Determinação dos valores para o projeto ___________________ 69 4.3.1.1 – Escolha do grau de inversão _____________________ 69 4.3.1.2 – Escolha dos indutores para o casamento de impedância e da largura do canal dos transistores ________________________________ 70 4.3.1.3 – Escolha do indutor do dreno _____________________ 72 4.3.2. – Verificação do Projeto por Simulação _____________________ 72 4.3.2.1 – Verificação da impedância de entrada e do ganho _____ 73 4.3.2.2 – Verificação de Figura de Ruído ___________________ 76 4.3.2.3 – Verificação da linearidade _______________________ 77 4.4 – Layout dos amplificadores de baixo ruído projetados _______________________ 77 Capítulo 5 – Conclusão _________________________________________________ 80 Apêndices ____________________________________________________________ 82 Apêndice A – Cálculo da impedância de entrada do LNA _______________________ 83 Apêndice B – Cálculo da transadmitância do LNA _____________________________ 87 Apêndice C – Análise dos efeitos de ruído térmico na saída de um LNA ____________ 91 Apêndice D – Desempenho do ruído do LNA na presença do ruído induzido na porta __ 94 Apêndice E – Simulações dos LNA’s no SMASH ______________________________ 99 Referências Bibliográficas _______________________________________________103 vii Lista de Símbolos γ Fator de excesso de ruído no dreno δ Fator de excesso de ruído induzido na porta ω Freqüência angular µ0 Mobilidade φT Potencial térmico ωT Freqüência angular de corte intrínseca em rad/s c Fator de correlação C’ox Capacitância do óxido por unidade de área Cbd Capacitância entre o substrato e o dreno Cbs Capacitância entre o substrato e a fonte Cgb Capacitância entre a porta e o substrato Cgd Capacitância entre a porta e o dreno Cgs Capacitância entre a porta e a fonte CL Capacitância no nó de saída do LNA Cox Capacitância de óxido F Fator de ruído fT Freqüência de corte intrínseca em Hz gmd Transcondutância do dreno gmg Transcondutância da porta gms Transcondutância da fonte Gnch Condutância associada ao ruído térmico Gng Condutância do ruído da porta ID Corrente de saturação direta ID Corrente do dreno if Corrente normalizada de saturação direta ou grau de inversão IR Corrente de saturação reversa ir Corrente normalizada de saturação reversa Is Corrente de normalização k Constante de Boltzman L Comprimento do canal do transistor MOS viii Ld Indutor do dreno Lf Comprimento de um único “finger” Lg Indutor da porta LNA Amplificador de baixo ruído Ls Indutor da fonte M1 Transistor MOS M1 M2 Transistor MOS M2 N Fator de declive Nf Número de “fingers” NF Figura de ruído PD Potência consumida do amplificador Q’I Densidade de caga de inversão Q’ID Densidade de caga de inversão no terminal do dreno Q’IP Carga de inversão na tensão “pinch off” Q’IS Densidade de caga de inversão no terminal da fonte QCgs Fator de qualidade de Cgs QI Carga total de inversão QL Fator de qualidade do LNA Rcon Resistência de contato entre siliceto e o silício Rg Resistência de porta distribuída RLg Resistência série do indutor Lg RS Resistência da fonte de entrada Rsad Resistência de siliceto Rsde Resistência da região SDE Rsh Resistência de folha de poly-silício Rvia Resistência de via Sa id Densidade de potência espectral de ruído do LNA na saída Sa id igc Densidade de potência espectral de ruído do LNA da parte correlacionada Sa id igu Densidade de potência espectral de ruído do LNA da parte não correlacionada Sa M1 Densidade de potência espectral de ruído do LNA do transistor M1 SaRLg,Rg Densidade de potência espectral de ruído do LNA devido a RLg e Rg SaRs Densidade de potência espectral de ruído do LNA devido a Rs ix SDE Extensão de dreno e fonte Sid Densidade espectral do ruído no dreno em A2/Hz Sig Densidade espectral do ruído induzido na porta em A2/Hz Svrg Densidade espectral do ruído térmico da resistência terminal da porta em V2/Hz T Temperatura em Kelvin UCCM Modelo unificado de controle de carga Vbias Tensão de polarização VDB Tensão entre o dreno e o substrato VDD Tensão de alimentação VGB Tensão entre a porta e o substrato Vin Tensão de entrada AC Vout Tensão de saída VP Tensão de “pinch off” VS Tensão da fonte de entrada W Largura do canal do transistor MOS Wf Largura de um único “finger” WT Largura total Ym Transadmitância do LNA Zin Impedância de entrada x Lista de Figuras por Capítulo Capítulo 2 Fig 2.1 – Transistor NMOS ________________________________________________ 6 Fig 2.2 – Característica de saída do transistor NMOS com VSB e VSB constante _______ 8 Fig 2.3 – Modos diferentes de operação do MOS_______________________________ 9 Fig 2.4 – Modelo quase-estático de pequenos sinais_____________________________ 10 Fig 2.5 – Fontes de ruídos no transistor MOS na saturação________________________ 13 Fig 2.6 – Relação de Gnch/gms variando o grau de inversão if ______________________ 15 Fig 2.7 – Densidade Espectral do ruído térmico do canal normalizado por W/L versus grau de inversão _____________________________________________________________ 16 Fig 2.8 – Configuração fonte comum ________________________________________ 18 Fig 2.9 – Comparação das densidades espectrais de ruído térmico do canal calculada e simulada versus grau de inversão ___________________________________________ 19 Fig 2.10 – Ruído térmico do canal capacitivamente acoplado com a porta gerando o ruído induzido na porta ________________________________________________________ 20 Fig 2.11 – Condutância Gng versus grau de inversão para vários W/L considerando a freqüência operacional igual a 1 GHz ________________________________________ 21 Fig 2.12 – Modelo de pequenos sinais do ruído induzido na porta __________________ 22 Fig 2.13 – Layout de um transistor MOS típico para RF _________________________ 23 Fig 2.14 – Circuito Equivalente do transistor MOS _____________________________ 24 Fig 2.15 – Resistências do dreno e da fonte ___________________________________ 24 Capítulo 3 Figura 3.1 – Corrupção de um sinal devido à intermodulação entre duas interferências _ 27 Figura 3.2 – Arquiteturas comuns de LNA ___________________________________ 29 Figura 3.3 – Configuração em cascode com degeneração da fonte indutiva __________ 30 Figura 3.4 – Capacitâncias Cgs e Cgb do transistor MOS normalizadas versus grau de inversão _______________________________________________________________ 31 Figura 3.5 – Modelo de pequenos sinais para o estágio de entrada _________________ 32 xi Figura 3.6 – (a) Relação entre Ls e if. (b) Relação entre Lg e if para uma freqüência de ressonância de 1 GHz ____________________________________________________ 35 Figura 3.7 – Lg normalizado por ω 02C ox versus grau de inversão ___________________ 36 Figura 3.8 – Circuito equivalente do estágio de entrada para cálculos de ruído ________ 37 Figura 3.9 – Circuito equivalente de pequenos sinais do LNA com fonte de ruído do dreno para determinar a transadmitância ___________________________________________ 38 Figura 3.10 – Gráficos da Figura de ruído versus grau de inversão em relação a W/L para freqüência de ressonância de 1GHz _________________________________________ 42 Figura 3.11 – Modelo de Pequenos Sinais do LNA revisado para cálculos de ruído ____ 43 Figura 3.12 – Figura de ruído em função de W/L para alguns graus de inversão _______ 46 Figura 3.13 – Figura de ruído versus consumo de potência para alguns graus de inversão de um LNA com freqüência de operação de 1GHz ________________________________ 49 Capítulo 4 Figura 4.1 – Relação entre ωT/ω0 versus if para uma freqüência de 1GHz ____________ 56 Figura 4.2 – Indutor da Porta Lg versus W/L de M1 para if =10, com um freqüência de ressonância de 1GHz _____________________________________________________ 57 Figura 4.3 – Figura de Ruído NF versus W/L de M1 para if =10, com uma freqüência de ressonância de 1GHz _____________________________________________________ 58 Figura 4.4 – LNA montado no SMASH ______________________________________ 60 Figura 4.5 – LNA como um circuito de polarização externo ______________________ 61 Figura 4.6 – Simulação do ganho em dB de um LNA de freqüência de 1GHz ________ 61 Figura 4.7 – Simulações de módulo e da fase da impedância de entrada para um LNA de freqüência de 1GHz com W/L =5000 e if =10, valores calculados e simulados ________ 63 Figura 4.8 – (a) Módulo de S11 x freqüência para LNA de 1GHz com W/L = 5000 e if =10, valores calculados e simulados. (b) Fase de S11 x freqüência para LNA de 1GHz com W/L = 5000 e if =10, valores calculados e simulados ________________________________ 64 Figura 4.9 – Simulações das densidades espectrais de ruído na entrada e na saída de uma LNA (V2/Hz) com freqüência central de 1GHz ________________________________ 65 Figura 4.10 –Comparações entre a figura de ruído simulada com as figuras de ruído calculadas sem e com o ruído induzido na porta para o LNA de 1 GHz _____________ 66 xii Figura 4.11 – Relação entre ωT/ω0 versus if para um freqüência de 2,5GHz __________ 69 Figura 4.12 – Indutor da Porta Lg versus W/L de M1 para if =35, com um freqüência de ressonância de 2,5GHz ___________________________________________________ 71 Figura 4.13 – Figura de Ruído NF versus W/L de M1 para if =35, com uma freqüência de ressonância de 2,5GHz ___________________________________________________ 71 Figura 4.14 – Simulação do ganho em dB de um LNA de freqüência de 2,5 GHz _____ 73 Figura 4.15 – Simulações de módulo e da fase da impedância de entrada para um LNA de freqüência de 2,5GHz com W/L =1500 e if =35, valores calculados e simulados ______ 74 Figura 4.16 – (a) Módulo de S11 x freqüência para LNA de 2,5GHz com W/L = 1500 e if =35, valores calculados e simulados. (b) Fase de S11 x freqüência para LNA de 2,5GHz com W/L = 1500 e if =35, valores calculados e simulados ________________________ 75 Figura 4.17 – Simulações das densidades espectrais de ruído na entrada e na saída de uma LNA (V2/Hz) com freqüência central de 2,5GHz _______________________________ 76 Figura 4.18 – Comparações entre a figura de ruído simulada com as figuras de ruído calculadas sem e com o ruído induzido na porta para o LNA de 2,5GHz ____________ 76 Figura 4.19 – Layout do circuito integrado contendo os amplificadores de baixo ruído de 1GHz e 2,5 GHz ________________________________________________________ 79 Apêndice A Figura A-1 – Modelo de pequenos sinais para o estágio de entrada _________________ 83 Figura A-2 – Modelo de pequenos sinais para o estágio de entrada excluindo Lg e Cgb __83 Figura A-3 – Circuito Equivalente da figura A-2 _______________________________ 85 Apêndice B Figura B-1 – (a) Circuito equivalente de pequenos sinais do LNA com fonte de ruído. (b) Circuito equivalente de pequenos sinais com fonte de ruído externa________________ 87 Apêndice C C-1 – Circuito Fonte comum _______________________________________________ 91 C-2 – Modelo de pequenos sinais da configuração fonte comum __________________ 91 C-3 – Amplificador de baixo ruído em cascode ________________________________ 93 Apêndice D D-1 – Modelo de Pequenos Sinais revisado para o LNA para cálculos de ruído _______ 94 xiii Lista de Tabelas por Capítulo Capítulo 1 Tabela 1.1 – Resumo dos amplificadores de baixo ruído recentes __________________ 2 Capítulo 2 Tabela 2.1 – Valores Calculados e Simulados para ruído térmico __________________ 18 Capítulo 4 Tabela 4.1 – Especificações de Projeto _______________________________________ 53 Tabela 4.2 – Parâmetros de Projeto para LNA de 1GHz quando if = 10 _____________ 58 Tabela 4.3 – Parâmetros Escolhidos para o Projeto do LNA de 1GHz ______________ 59 Tabela 4.4 – Parâmetros de Projeto para LNA de 2,5GHz quando if = 35 ____________ 70 Tabela 4.5 – Parâmetros Escolhidos para o Projeto do LNA de 2,5GHz _____________ 72 xiv Resumo Este trabalho apresenta uma metodologia de projeto para amplificadores de baixo ruído em tecnologia CMOS para aplicações em RF. Apresenta-se uma análise detalhada de um LNA, na configuração cascode com degeneração indutiva na fonte, a qual utiliza um modelo baseado em corrente para o MOSFET e é válida para os transistores operando em toda a região de inversão, incluindo inversão moderada. São apresentadas expressões analíticas para a figura de ruído do LNA, incluindo o ruído induzido na porta, em função do nível de inversão dos transistores MOS. Os valores dos indutores também são determinados em função do nível de inversão dos transistores. São apresentados exemplos de projeto de amplificadores operando em 1GHz e 2,5GHz e as características do desempenho de tais amplificadores são verificadas através de simulação. Palavras Chaves – transistor MOS, amplificador de baixo ruído, figura de ruído, nível de inversão. xv Abstract This work presents a design methodology for CMOS RF low noise amplifiers (LNA’s). A detailed analysis of a cascode amplifier with inductive source degeneration is presented. This analysis uses a current based MOSFET model and is valid for the transistor operating in all the inversion regions, including moderate inversion. Analytical expressions for the noise figure of the LNA, including the induced gate noise, as a function of the inversion level of the MOS transistor is also presented. The inductors values are also expressed as functions of the transistors inversion levels. Design examples for amplifiers operating at 1GHz and 2.5GHz are shown and their performance is verified by circuit simulation. Index Terms — MOS transistor, low noise amplifier, noise figure, inversion level. xvi Capítulo 1: Introdução A tecnologia que cada vez mais se instala no nosso cotidiano tem certamente na eletrônica alguns dos mais importantes produtos que, de forma direta ou indireta, influem em nossas vidas. Os circuitos CMOS ocupam uma parte significativa neste processo, tanto na predominante tecnologia digital quanto na analógica [1]. Há nesta realidade uma forte tendência do uso integrado de ambas em uma mesma pastilha, visando equipamentos compactos, mas também com baixo consumo de potência, maior velocidade de processamento e funções mais complexas [2]. Com a redução das dimensões das tecnologias CMOS submicrométricas, os projetos de rádio freqüência estão ficando mais fáceis tornando possível a integração de sistemas de comunicações completos. O uso de tecnologia CMOS para implementação de um “frontend” de um sistema de comunicação sem fio é bastante atraente por causa da promessa de integrar o sistema inteiro em um único chip. As vantagens de usar uma tecnologia CMOS em vez de outros processos como bipolar ou GaAs são o baixo custo, a alta densidade de integração e o acesso fácil à tecnologia. Vários modelos de transistores MOS em RF foram propostos para melhoria na precisão da análise AC em altas freqüências [2]. Porém, o comportamento dos dispositivos MOS submicrométricos em RF não é bem conhecido, particularmente o desempenho de ruído e a precisão dos modelos de transistores MOS existentes não são satisfatórias para RF [3]. Um dos primeiros blocos num receptor de RF é um amplificador de baixo ruído (LNA), o qual tem sido implementado em diversos trabalhos provando sua viabilidade em tecnologia CMOS [4-8]. O LNA tem a função principal de promover ganho suficiente para exceder o ruído dos estágios subseqüentes. Além de promover este ganho com o menor ruído possível, um LNA deve ser capaz de sustentar grandes sinais com baixa distorção e com baixo consumo de potência, característica imposta por sistemas portáteis o que complica seu projeto. Como o estágio anterior ao LNA é uma antena, existe uma impedância de entrada específica para garantir a máxima transferência de potência. Outra 1 dificuldade para a operação com baixo ruído em alta freqüência é o excesso de ruído térmico exibido em dispositivos CMOS submicrométricos. Este ruído surge dos efeitos de elétrons quentes na presença de altos campos elétricos. Apesar deste ruído, alguns trabalhos [4-7] mostraram a viabilidade dos amplificadores de baixo ruído para freqüências ao redor de 1 GHz. A tabela 1.1 apresenta um resumo de alguns trabalhos publicados entre 1996 a 2002. Tabela 1.1 – Resumo dos Amplificadores de Baixo Ruído Recentes Tecnologia Ano 0,9 0,5 µm-CMOS 1996 30 1,5 0,6 µm-CMOS 1997 13,2 15 0,9 0,8 µm-CMOS 1999 20 10,8 9 1,23 0,25 µm-CMOS 2002 3,3 6,2 8,4 14 7 0,25 µm-CMOS 2002 [17] 1,1 8,8 7,1 7,5 0,8 0,24 µm-CMOS 2002 [22] 2,0 17,5 10 - 0,9 0,35 µm-CMOS 2001 [Ref.] NF Ganho OIP3 Potência fo (dB) (dB) (dBm) (mW) (GHz) [4] 2,2 15,6 12,2 20 [5] 3,5 22 12,7 [6] 1,2 20 [7] 0,8 [8] Desta forma, o LNA requer um compromisso entre um ganho específico, uma baixa figura de ruído, alta linearidade, casamento de impedância de entrada e baixo consumo de potência. O projeto do LNA aparenta ser simples pelo pouco número de componentes que o compõem, mas o alto compromisso entre as especificações complica o projeto. Além disso, a estratégia e tempo de projeto do LNA em CMOS dependem de uma boa caracterização física dos componentes do circuito, a qual está relacionada com a precisão do modelo do dispositivo. Deve-se desenvolver uma estratégia de projeto para o LNA que equilibre impedância de entrada, figura de ruído, ganho e consumo de potência. Para alcançar esta 2 meta é necessário testar a conveniência do transistor MOS na tarefa de amplificação de baixo ruído em altas freqüências com baixas tensões de alimentação. Para que haja uma redução no consumo de potência e nas tensões de alimentação do LNA torna-se vantajoso polarizar o transistor nas regiões de inversão moderada ou fraca. Como a tensão limiar do transistor MOS não pode ser reduzida na mesma proporção que a tensão de alimentação sem aumentar a corrente de dreno (o que afeta o consumo de potência estática nos circuitos integrados), o ponto de operação dos transistores em circuitos analógicos move-se cada vez mais da inversão forte para a inversão moderada e eventualmente até mesmo para a inversão fraca. Com esta perspectiva, é importante ter modelos com precisão que descrevam o comportamento do transistor MOS em todas as regiões de operação, da inversão forte à fraca, incluindo a inversão moderada. Portanto, trabalhando-se nas regiões de inversão fraca e moderada obtém-se um aumento da eficiência da corrente (medida pela razão gm/ID), evita-se os efeitos da velocidade de saturação e dos elétrons quentes, reduzindo-se o ruído [9-12]. Por outro lado, na inversão fraca, a característica ID-VG muda para uma função exponencial que claramente degrada a linearidade do dispositivo, que também é uma exigência dos amplificadores de baixo ruído. Neste trabalho, propõe-se uma metodologia de projeto para amplificadores de baixo ruído em tecnologia CMOS, com a formulação de expressões analíticas, procurando manter um compromisso entre o casamento da impedância de entrada, figura de ruído, ganho, linearidade e consumo de potência. Para isto, usa-se um modelo analítico contínuo para o transistor MOS, válido desde a inversão fraca até a inversão forte [9-12]. Faz-se uma análise de como se comportam as fontes de ruídos no transistor MOS em alta freqüência, equacionando-se as densidades espectrais de ruído do MOSFET em função do nível de inversão do transistor. O modelo do transistor MOS [9-12] utilizando neste trabalho foi implementado no simulador SMASH [13], por [14], sendo denominado modelo ACM (Advanced Compact MOSFET). Com esse modelo no simulador, realizaram-se simulações para garantir a veracidade da equação da densidade espectral de ruído e da metodologia de projeto apresentada. 3 Para realizar um casamento de impedância de entrada, analisaram-se algumas topologias de amplificadores de baixo ruído sugeridas em [5,15]. Escolheu-se a configuração cascode com degeneração indutiva na fonte; a partir desta escolha determinaram-se Ls e Lg, indutores da fonte e da porta respectivamente. Nesta determinação dos indutores Ls e Lg, a capacitância entre a porta e o substrato do transistor MOS Cgb é considerada visto que essa passa a possuir uma certa importância nas regiões de inversão fraca e moderada. Determina-se o fator de ruído para o LNA, conforme [5,16,17], incluindo as densidades espectrais do ruído no dreno e do ruído induzido na porta, em função do nível de inversão e considerando a capacitância Cgb. Verifica-se que há uma largura do canal do transistor MOS que permite a menor figura de ruído, porém esta largura nem sempre é compatível com os melhores valores de indutores para que os mesmos possam ser integrados. A linearidade é verificada através da interseção de terceira ordem (IIP3) e também pelo Ponto de Compressão de 1dB, usando Método dos Três Pontos apresentado em [18]. O objetivo geral deste trabalho é propor uma metodologia para projetar amplificadores de baixo ruído em tecnologia CMOS, usando as vantagens do modelo ACM (Advanced Compact MOSFET) descrito em [9-12]. No capítulo 2, apresenta-se o modelo ACM do transistor MOS utilizado, válido para todas as regiões de inversão, e originalmente apresentado em [10], onde fica evidente a base física de sua concepção. Neste capítulo ainda é abordado o modelo de ruído em alta freqüência, analisando o ruído induzido na porta e também o ruído das resistências terminais do transistor. No capítulo 3, faz-se a análise de um amplificador de baixo ruído (LNA) na configuração cascode com degeneração indutiva na fonte, destacando-se as principais equações de projeto. No capítulo 4, apresenta-se a metodologia de projeto e alguns projetos de amplificadores de baixo ruído usando equações descritas nos capítulos anteriores. A aplicabilidade da técnica para cada tipo de LNA é demonstrada através de alguns projetos e simulações. 4 Capítulo 2: Transistor MOS em RF 2.1-Modelo do Transistor MOS para todas as regiões de operação Os projetos de circuitos integrados estão sendo realizados em tensões de alimentação cada vez mais baixas, com a finalidade de se manter a confiabilidade de circuitos com dimensões mais reduzidas. Paralelamente deve-se diminuir as correntes de operação. Em níveis tão baixos de correntes o transistor MOS não opera mais na clássica região de inversão forte, mas nas regiões de inversão moderada ou fraca. A descrição do comportamento do transistor neste regime tornou-se essencial para a análise e para o projeto de circuitos. Sabe-se que na região de inversão fraca a relação entre a corrente e a tensão é exponencial, na região de inversão forte essa relação é quadrática, portanto na região de inversão moderada ocorre uma transição entre um modelo exponencial para um modelo quadrático. Os modelos convencionais do transistor MOS não descrevem bem esta região de inversão moderada, portanto este fato levou ao desenvolvimento de novos modelos, que descrevem com precisão o comportamento do transistor MOS em todas as regiões de operação, da inversão forte a fraca, incluindo a inversão moderada. Para o projeto de circuitos integrados analógicos é desejável que o modelo do transistor MOS seja constituído de expressões únicas, contínuas e precisas para todas as regiões de operação, ou seja, da inversão forte à fraca. No modelo ACM [10-12], as operações DC e AC bem como o modelo de ruído do MOS podem ser descritas em termos da densidade de carga de inversão Q’I nos terminais da fonte e do dreno e definidas como Q’IS e Q’ID, respectivamente [10-12]. Esta aproximação do modelo de carga tem as seguintes vantagens: a) é fundamentada na física do dispositivo; b) provê formulações simples analíticas (pelo menos para dispositivos de canais longos); c) assegura a coerência entre os modelos AC, DC e de ruído; d) cobre uma grande faixa de freqüência; 5 Segue uma descrição sucinta do modelo ACM (Advanced Compact MOSFET) [913] que será utilizado neste trabalho. 2.1.1- Determinação da Corrente de Dreno: VGB ID G D S VDB VSB B Figura 2.1- Transistor NMOS. No modelo ACM, a corrente de dreno é expressa como a diferença entre duas componentes de saturação que têm a mesma forma funcional, uma que é independente da tensão do dreno VDB, I F = I (VGB , VSB ) , chamada componente de saturação direta IF e outra que é independente da tensão da fonte VSB, I R = I (VGB , VDB ) , chamada componente de saturação reversa IR. Estas componentes de saturação direta e reversa são funções das densidades de carga de inversão na fonte e no dreno Q’IS(D) respectivamente. Estas por sua vez relacionam-se com a tensão da porta VGB (através da tensão de “pinch off” VP) através do modelo unificado de controle de carga (UCCM) [10], que consiste numa expressão não explícita da densidade de carga de inversão Q’I em termos da tensão do canal VCB e da tensão de “pinch off” VP mostrada na equação 2.1.1a, explicada em detalhes em [10]. VP − VCB = QI' QIP' − QI' ' ln + ⋅ φ T nCox' QIP I D = I F − I R = I (VGB ,VSB ) − I (VGB ,VDB ) 6 (2.1.1.a) (2.1.1b) φ2 W onde I F ( R ) = µn ⋅ Cox' T 2 L e Q ' IS' ( D ) nCoxφT 2 Q' − 2 IS ( D ) nCox' φT ' ' QIP ≅ − µnC ox φT (2.1.1.c) (2.1.1.d) Nas equações (2.1.1.a-d), encontram-se a mobilidade µ, o fator de declive n a capacitância do óxido por unidade de área C’ox, o potencial térmico, a largura W e o comprimento L do canal do transistor MOS. Tem-se Q’IP, que é a densidade de carga de inversão na tensão de “pinch off” QIP' = QI' (VCB = VP ) . A expressão (2.1.1.b) evidencia a simetria construtiva do dispositivo no que diz respeito à permuta entre os terminais de fonte VSB e de dreno VDB. Esta simetria é preservada, mesmo levando-se em conta os efeitos de canal curto [9-12]. Os termos quadráticos da equação (2.1.1.c) correspondem à corrente de deriva predominante em inversão forte e os termos lineares à corrente de difusão dominante em inversão fraca. Na inversão moderada, as duas correntes estão presentes. O fator n é denominado o declive de inversão fraca que depende da tensão VGB e para a tecnologia CMOS seu valor varia entre 1.3 na inversão forte e 1.6 na inversão fraca para o canal num transistor de canal N, sendo definido em [11]. A figura 2.2 ilustra o significado das componentes direta e reversa da corrente de dreno[10]. 7 ID IR ID IF ID VDB VDB VGB VSB Figura 2.2- Característica de saída do transistor NMOS com VSB e VGB constantes. [10] Nota-se que há uma região, usualmente chamada região de saturação onde a corrente do dreno é quase independente de VDB. Isto significa que, na saturação I (VGB ,VDB ) << I (VGB ,VSB ) . Assim I(VGB,VSB) pode representar a corrente de dreno na saturação direta. Similarmente, na saturação reversa I(VGB,VDB) é independente de VSB. Como o MOSFET é um dispositivo simétrico, o conhecimento da corrente de saturação I(VGB,VSB) para qualquer VGB,VSB permite determinar a corrente do dreno para qualquer combinação de tensões de fonte, dreno e porta. [9-12] A expressão (2.1.1.c) pode ser reescrita na forma. 1 + i f (r ) − 1 = − QIS' ( D ) nC ox' φT (2.1.2.a) onde i f (r ) = I F ( R ) I S (2.1.2.b) são as correntes normalizadas direta(reversa) e I S = µ ⋅ n ⋅ Cox' φT2 W 2 L 8 (2.1.2.c) é a corrente de normalização apresentada em [9-12]. As correntes normalizadas if e ir determinam o estado de inversão do canal na fonte e dreno, respectivamente. Elas podem ser usadas para definir diferentes modos de operação do transistor, como ilustrado na figura 2.3. As linhas if =1 e ir =1 delimitam quatro regiões diferentes de operação: inversão fraca onde if e ir são menores do que um, inversão forte onde if e ir são bem maiores do que um (tipicamente maior do que 100), e inversão moderada onde if e/ou ir estão próximos da unidade (tipicamente entre 0,1-100). A linha diagonal (450) corresponde a ID=0. A saturação reversa corresponde à região acima desta linha onde if < ir, logo a corrente de dreno é negativa. Os transistores MOS são normalmente polarizados na saturação direta onde if >> ir e ID>0. Na saturação, if é também chamada de grau de inversão. A região superior direita corresponde a região triodo forte e região inferior a esquerda corresponde a região de triodo fraca. ir 103 forte 102 triodo moderada 100 10 Saturação reversa ir > 100 if Saturação direta if > 100 ir fraca -1 10-3 -3 10 fraca 10 -1 10 moderada 0 10 forte 2 103 if Figura 2.3- Modos diferentes de operação do transistor MOS 2.1.2-Modelo quasi-estático de pequenos sinais: A operação quasi-estática pressupõe que as variações de tensão são tão lentas que os parâmetros de pequenos sinais que modelam o dispositivo podem ser determinados pela diferenciação das características estáticas, ou seja, da corrente de polarização e das cargas 9 totais, em termos das tensões terminais. Um modelo quasi-estático simples é formado por três transcondutâncias e cinco capacitâncias, conforme a figura 2.4 [9-11] + + + VGS VGB VGD _ + _ + VDB _ VSB _ _ Figura 2.4- Modelo quase-estático de pequenos sinais [10]. Aplicando a definição de transcondutância na equação da corrente do dreno para o modelo ACM, obtém-se as transcondutâncias gms e gmd. g ms = − 2I ∂I F = s ∂VSB φ T ( 1+ i ) (2.1.3.a) g md = − 2I ∂I R = s ∂VDB φ T ( 1 + i − 1) (2.1.3.b) f −1 e r A transcondutância da porta é definida pela diferenciação de ID em relação a VGB, tem-se: g mg = ∂I D ∂ (I F − I R ) ∂ (I F − I R ) ∂VP =− = ∂VGB ∂VGB ∂VP ∂VGB ∂I ∂I g mg = − F + − R ∂VDB ∂VSB 1 1 = ( g ms − g md ) n n (2.1.4.a) (2.1.4.b) Na saturação, if>>ir e assim gmd<<gms resultando em gmg≈gms/n. Na região linear, VDS=0, a transcondutância da porta vai a zero desde que if=ir e gms=gmd. 10 Um parâmetro importante de projeto em circuitos analógicos é a razão correntetranscondutância [10], uma medida de velocidade por unidade de potência consumida. A substituição de IS por IF/if em (2.1.3) nos permite escrever a relação entre corrente de saturação direta (reversa) e transcondutância da fonte (dreno). φ t g ms (d ) 2 = I F( R ) 1+ if (r ) +1 (2.1.5) A equação (2.1.5) é uma expressão universal para transistor MOS, é uma ferramenta muito utilizada por projetistas dado que permite calcular a relação média da transcondutância para a corrente em termos de níveis de inversão if. [11]. Na saturação direta as capacitâncias Cgb e Cgs que podem ser definidas em função do nível de inversão [10]: (n − 1) (Cox − C gs ) C gb = n C gs = ( ) 2 C ox 1 + i f − 1 3 (2.1.6) 1+ if + 2 ( 1+ i f ) +1 2 (2.1.7) 2.1.3 –Freqüência de Corte Intrínseca Uma outra figura de mérito importante do MOSFET é a freqüência de ganho unitário ou freqüência de corte intrínseca, definida como o valor da freqüência para a qual o ganho de corrente de curto circuito na configuração fonte comum cai para unidade [10,17]. A freqüência de corte intrínseca do MOSFET na saturação [10,17] é dada por: fT = g mg 2π (C gs + C gb ) = g ms 2πn(C gs + C gb ) (2.1.8) Em [10] mostra-se uma expressão simplificada para fT em função do grau de inversão if. fT ≅ ( ) µφ 2 1+ i f −1 2πL2 11 (2.1.9.a) ωT ≅ ( ) µφ 2 1+ i f −1 L2 (2.1.9.b) onde µ a mobilidade, φT o potencial térmico, L o comprimento do canal e if o nível de inversão. A partir da equação de gms em (2.1.3.a) e das expressões de Cgs e Cgb apresentadas em [10] e nas equações (2.1.6) e (2.1.7) é possível mostrar que (2.1.9-a) é bastante satisfatória para projetos, uma vez que se aproxima muito da expressão completa (2.1.8), sendo, por outro lado, muito mais simples de lidar manualmente. 2.1.4 –Simulador de Circuitos SMASH O simulador de circuitos utilizado ao longo deste trabalho foi o simulador SMASH [14]. O SMASH é um simulador que permite a simulação de circuitos com partes analógicas e digitais interligadas ou não entre si. Para a simulação de circuitos digitais o simulador tem internamente modelos lógicos, para os componentes básicos, tais como portas lógicas; AND, OR, NAND, NOR, etc. Podem ser feitas simulações lógicas e simulações de atraso. Para simulação de circuitos mistos existe um modelo específico para o nó de interface entre as partes analógica e digital. O simulador também permite que se escreva modelos próprios para os transistores: bipolar e MOS. Estes modelos devem ser escritos em linguagem C, utilizando um módulo específico para tal propósito que pode ser pedido com o simulador. Neste trabalho, utiliza-se o modelo ACM para o transistor MOS para os circuitos simulados. Este modelo foi implementado em [15] usando os recursos do próprio SMASH [14]. As simulações de circuitos, no simulador SMASH, utilizam basicamente as análises DC, de pequenos sinais AC e de ruído, no domínio da freqüência. 12 2.2 -Modelo de Ruído do MOSFET em Alta Freqüência: 2.2.1– Fontes de Ruídos no Transistor MOS: + vgb + vsb - Fig. 2.5 – Fontes de Ruídos no transistor MOS na saturação. As diversas fontes de ruído no transistor MOS são mostradas na Fig 2.4. Elas incluem: o ruído no dreno (Sind) constituído pelo ruído térmico no canal e pelo ruído “1/f” ou “flicker” e o ruído térmico da resistência terminal da porta(Svnrg). O ruído “1/f” afeta principalmente o desempenho em baixa freqüência do dispositivo e pode ser ignorado para altas freqüências. Além do ruído térmico do canal no dreno, em alta freqüência as fontes de ruído locais dentro do canal são capacitivamente acopladas com a porta e geram um ruído induzido na porta (Sing) [18,20,21]. A seguir descreve-se cada um dos tipos de ruídos importantes para a operação em altas freqüências. 2.2.2 – Ruído Térmico do Canal: Embora todas as fontes de ruído contribuam para o ruído total em alta freqüência, a contribuição dominante vem do ruído térmico do canal. A análise do ruído térmico do canal que foi feita em [4-7], considera apenas o transistor MOS operando na inversão forte, não comentando nada sobre os outros níveis de inversão. Atualmente, para níveis de corrente típicos (<10mA), os dispositivos MOS de um estágio de entrada com degeneração de fonte indutiva não estão operando na inversão forte. 13 Na região de inversão forte, a corrente principal é devida a corrente de deriva e o ruído associado é térmico, já na inversão fraca, o ruído associado é principalmente o “shot” [22]. A expressão da corrente total, incluindo as componentes de difusão e de deriva junto com a relação Nyquist [19] fornece o cálculo da densidade espectral de ruído térmico: S id = − 4kTµQI L2 (2.2.1) onde k é a constante de Boltzman , T a temperatura, µ a mobilidade , QI a carga total de inversão e L o comprimento do canal. Esta equação é válida de inversão fraca até inversão forte e inclui a contribuição do ruído “shot” na inversão fraca.[19] De (2.2.1), segue que o ruído térmico é o mesmo que o produzido por uma condutância Gnch,cujo valor é obtido, considerando a equação (2.1.2(a)) e (2.1.3(a)) tem-se que: Gnch = µ QI Q = g ms ' I 2 L QIS WL (2.2.2) Na região linear, a densidade de carga de inversão é quase uniforme, QI' = QI WL [19] e a condutância Gnch é igual à transcondutância da fonte. Na saturação, a relação entre Gnch e gms fica: 1 2 Gnch = g ms 1 + i f + 1 3 Assim Gnch ≅ 1 g ms 2 Gnch ≅ 2 g ms na inversão forte 3 na inversão fraca 14 ( 1+ i f − 1 + 1 ) (2.2.3) Desta forma pode-se definir um fator de excesso de ruído dependente da polarização dado por γ : γ = Gnch 1 2 = g ms 1 + i f + 1 3 ( 1+ i f − 1 + 1 ) (2.2.4) Pode-se verificar o comportamento de γ em relação ao grau de inversão através do gráfico da figura 2.6. 0.68 0.66 Relaç ã o entre Gnch/gm s 0.64 0.62 0.6 0.58 0.56 0.54 0.52 0.5 -10 10 10 -5 0 10 if - grau de inversã o 10 5 10 10 Figura 2.6 – Relação de Gnch/gms em função do grau de inversão if na saturação. Usando as equações (2.1.2.c), (2.1.3), (2.2.1), (2.2.3), pode-se determinar como o ruído térmico do canal pode variar em relação ao grau de inversão, assim tem-se que: S id = 4kT 1 + i f − 1 2 W µ 0 nC ox' φ t L 1 + i f + 1 3 ou 15 ( 1+ i f − 1 + 1 ) (2.2.5.a) 1 2 S id = 4kTg ms 1 + i f + 1 3 ( 1+ i f − 1 + 1 ) (2.2.5.b) O gráfico da figura 2.7 descreve a equação (2.2.5), podendo ver como o grau de Densidade E s pectral de Ruido Té rm ic o do Canal Norm alizado (A2 /Hz) inversão influencia o ruído térmico do canal. Este gráfico foi normalizado por W/L. 10 10 10 10 10 10 10 -23 -24 -25 -26 -27 -28 -29 10 -3 10 -2 10 -1 0 10 10 if - grau de inversã o 1 10 2 10 3 Figura 2.7 – Densidade Espectral do Ruído Térmico do Canal normalizado por W/L versus grau de inversão, quando o transistor MOS está na saturação. Para dispositivos de canal-curto polarizados na inversão forte saturados, o campo elétrico lateral pode tornar-se maior do que o campo crítico EC resultando na saturação da velocidade dos portadores perto do dreno e eventualmente ao longo de todo o canal. Considerando que a velocidade dos portadores é limitada, uma carga adicional resulta em ruído adicional construído na região de saturação próxima ao dreno. Este modelo simples 16 assume que a velocidade dos portadores está saturada e que o campo lateral é igual ao campo crítico ao longo de todo o canal da fonte ao dreno [21]. A densidade espectral de ruído dada pela equação (2.2.5) pode ser referida à entrada, ou seja, à porta, dividindo essa densidade Sid pelo módulo da transcondutância ao quadrado. Desta forma a densidade espectral de ruído passa a ser expressa em V2/Hz, como normalmente é expressa nos simuladores. S vd = S id gm 2 = S id 2 g ms n 2 (2.2.6) Para verificação da equação (2.2.5), o circuito da figura 2.8 foi simulado no SMASH [13], usando o modelo ACM implementado em [14], para comparar os valores simulados e calculados. Consegue-se medir o ruído de um transistor MOS para vários if, usando uma configuração fonte comum com um indutor entre o dreno e a fonte de alimentação DC. O simulador SMASH usa a função de transferência do circuito para calcular o ruído na saída, portanto teve-se que ajustar os valores de Ld em cada simulação de modo que em uma determinada freqüência o ganho de tensão fosse igual a 0 dB (foi escolhida a freqüência de 1 GHz), para que o ruído pudesse ser comparado com o ruído calculado. Além disso, foi necessário ajustar tensões de polarização para cada simulação, ou seja, para cada valor do grau de inversão. Essas tensões foram obtidas simulando um circuito de espelho de corrente em cascode sugerido em [15], por causa do pequeno comprimento do canal. As correntes de polarização do circuito de espelho de corrente em cascode foram a corrente de dreno ID, determinada pela equação (2.1.1.b) de forma que IR=0 (saturação direta). Lembre-se para variar o grau de inversão, precisa-se variar a corrente do dreno. A largura e o comprimento do canal do transistor MOS foram mantidos constantes, L igual a 0,35 µm e W igual a 700 µm. A tensão de alimentação igual 3,3 V. 17 VDD Ld Vout M1 Vbias+Vin Figura 2.8 – Configuração Fonte Comum. Tabela 2.1 – Valores Calculados e Simulados para Ruído Térmico do Canal Valores Calculados Valores Simulados if ID gms Sid (A2/Hz) Svd (V2/Hz) Vbias ID Ld Svd (V2/Hz) 1 158 µA 5,0 mS 4,42x10-23 2,93 x10-18 371 mV 152 µA 38 nH 3,282 x10-18 2 315 µA 8,9 mS 8,05 x10-23 1,71 x10-18 401 mV 313 µA 21 nH 1,936 x10-18 3 473 µA 12,2 mS 11,22 x10-23 1,28 x10-18 419,6 mV 470 µA 15 nH 1,410 x10-18 4 613 µA 15,1 mS 14,07 x10-23 1,05 x10-18 432,5 mV 611 µA 13 nH 1,324 x10-18 5 789 µA 17,7 mS 16,68 x10-23 9,04 x10-19 445,5 mV 784 µA 11 nH 1,167 x10-18 6 900 µA 20,0 mS 19,11 x10-23 8,04 x10-19 453 mV 899 µA 10 nH 1,079 x10-18 7 1,1 mA 22,3 mS 21,39 x10-23 7,29 x10-19 465 mV 1,11 mA 8 nH 8,174 x10-19 8 1,3 mA 24,4 mS 23,55 x10-23 6,71 x10-19 474,6 mV 1,28 mA 7 nH 7,009 x10-19 9 1,4 mA 26,3 mS 25,61 x10-23 6,24 x10-19 480 mV 1,41 mA 6,5 nH 6,550 x10-19 10 1,6mA 28,2 mS 27,57 x10-23 5,85 x10-19 487 mV 1,57 mA 6 nH 6,074 x10-19 18 2 Densidade E spectral dop Ruí do Té rm ic o (V /Hz) 10 -17 c alc ulado s im ulado 10 10 -18 -19 1 2 3 4 5 6 grau de invers ã o -if 7 8 9 10 Figura 2.9 – Comparação das densidades espectrais de ruído térmico do canal calculado e simulada versus grau de inversão. A tabela 2.1 mostra os valores calculados e simulados para o circuito da figura 2.8, bem como as tensões de polarização aplicadas na entrada desse circuito para garantir a variação do nível de inversão e da corrente ID. Apresenta também os valores dos indutores em cada simulação para que o ganho seja 0 dB a 1GHz. Pode-se observar a comparação do ruído calculado com o simulado através da figura 2.9 e da tabela 2.1. As diferenças entre as densidades espectrais de ruído térmico do canal calculado e simulado são devido aos efeitos de canal curto, existentes no modelo ACM implementado no simulador SMASH e desconsiderados para a determinação da equação (2.2.5 a-b) e também às diferenças que ocorrem entre a corrente de dreno calculada e simulada por causa da polarização. 19 2.2.3 – Ruído Induzido na Porta: Fig. 2.10 – Ruído térmico do canal capacitivamente acoplado com a porta gerando o ruído induzido na porta Em altas freqüências, as flutuações de tensão no canal devido ao ruído térmico acoplam-se na porta, através da capacitância de óxido e causam o ruído de corrente induzido na porta, como ilustrado na figura 2.10. Na saturação, a maior parte das cargas do canal fica situada no lado da fonte e, conseqüentemente, o ruído de corrente pode ser modelado por uma única fonte de corrente ruidosa ing conectada em paralelo com Cgs formando uma condutância Gng onde a densidade espectral da potência deste ruído é dada por [5,18,20,21]. S ig = 4kTGng (ω ) (2.2.7) onde Gng (ω ) = δ (ωC ) 2 gs 5 g ms (2.2.8) onde δ, definido como fator de excesso de ruído induzido na porta é um fator dependente da polarização, aproximadamente igual a 4/3 para dispositivos de canal longo, já para canais curtos ainda não se tem nenhum conhecimento de como se comporta este parâmetro[5,18]. As expressões (2.2.7) e (2.2.8) são válidas quando o dispositivo está na saturação. Note que a expressão de densidade espectral de potência do ruído induzido na porta tem uma forma semelhante à densidade espectral de potência do ruído no dreno. Porém, o ruído 20 induzido na porta é proporcional a Gng que é proporcional a ω (freqüência angular), e conseqüentemente o ruído induzido na porta não é um ruído branco. Para saber como este ruído pode influenciar o dispositivo que estiver operando na inversão fraca ou moderada, deve-se analisar a condutância Gng usando a equação da transcondutância gms (2.1.3) e a equação de Cgs (2.1.7) definidas em [10]. Como, na saturação onde ir ≈ 0 , substituindo as equações (2.1.3) e (2.17) em (2.2.7) e (2.2.8), tem-se: ( )( ) 2 ' 1+ if −1 ⋅ 1+ if + 2 2 δ ⋅ ω 2 ⋅ W ⋅ L3 ⋅ C ox = 4 45 µ0 nφT 1+ if + 1 Gng ( ) (2.2.9) A figura 2.11 descreve a equação (2.2.9) para várias relações de W/L, considerando a freqüência de 1 GHz. 10 Condutâ nc ia da P orta - S iem ens 10 10 10 10 10 10 -26 -27 -28 -29 -30 W /L= 1000 W /L= 2000 W /L= 3000 W /L= 4000 W /L= 5000 -31 -32 10 -3 10 -2 10 -1 0 10 10 grau de inversã o -if 1 10 2 10 3 Figura 2.11– Condutância Gng versus grau de inversão para vários W/L considerando a freqüência operacional igual a 1 GHz. 21 Em [5] mostra-se que o circuito da figura 2.12(a) e 2.12(b) são equivalentes para freqüência onde o fator de qualidade (Q) de Cgs for grande. QC gs = 5 ⋅ g ms >> 1 ω ⋅ C gs (2.2.10) Assim sendo pode-se expressar o ruído induzido na porta como: S v g = 4kTδ ⋅ rg ⋅ ∆f (2.2.11) onde rg = 1 5 g ms (2.2.12) As expressões (2.2.11) e (2.2.12) caracterizam um ruído branco. Figura 2.12 –(a) e (b) Modelo de Pequenos Sinais do Ruído Induzido na Porta Considerando que a origem física do ruído induzido na porta é a mesma que para o ruído térmico do canal no dreno, as duas fontes de ruído são correlacionadas com um fator de correlação[5,18,20,21,22]. c≡ ∗ ing ⋅ ind ≅ jc g (2.2.13) onde ing é a corrente de ruído da porta dada em A ∗ Hz , ind é o conjugado da corrente de ruído do dreno dado em A 2 2 ing ⋅ ind 2 Hz , ing é a densidade espectral do ruído da porta em A 2 Hz e 2 ind é a densidade espectral do ruído do dreno A 2 Hz . Para um transistor de canal longo na inversão forte, c g ≅ 0,4 na saturação [5,18,20,21]. A freqüência do coeficiente de correlação foi recentemente investigada 22 usando simulações de ruído no dispositivo, obtendo-se resultados contraditórios [20,23,24]. Em [23] mostra-se que a parte imaginária e a real de c são dependentes da freqüência. Para uma determinada freqüência, seu valor tende a aumentar quando reduz o comprimento do canal [23]. Os resultados publicados em [24] mostram que o fator de correlação c permanece principalmente imaginário (a parte real é aproximadamente 10 vezes menor que a parte imaginária) e que este valor é ligeramente menor que o valor de canal-longo de 0,4 para dispositivos de canal curto (variam tipicamente de 0,35 a 0,3 para 0,1≤ f/ft ≤ 0,5). Hoje, é difícil tirar qualquer conclusão destes resultados simulados. A única observação que pode ser feita destes resultados diferentes é que para freqüências muito abaixo da freqüência de corte intrínseca do transistor MOS o coeficiente de correlação permanece principalmente imaginário. O ruído induzido na porta ainda não está implementado em todos os modelos (exceto o Modelo MOS9 que inclui o ruído induzido na porta, mas sem correlação e BSIM4 [20,21]). A correlação no ruído da porta pode ser tratada como a soma de duas componentes, uma é totalmente correlacionada com o ruído do dreno e a outra é não correlacionada com o ruído do dreno. ( S ig = 4kTGng (ω ) ⋅ 1 − c 2 )+ 4kTG ng (ω ) ⋅ c 2 (2.2.14) O ruído induzido de porta deve ser considerado da comparação de seus efeitos com os do ruído térmico do canal. 2.2.4 – Fontes de Ruído das Resistências Terminais: Fig.2.13 – Layout de um transistor MOS típico para RF [21] 23 Os transistores MOS para RF normalmente são projetados como dispositivos largos para alcançar a transcondutância exigida e fazer o transistor operar inclusive em RF. Na figura 2.13, mostra-se um “lay-out” típico de um transistor MOS de RF. Dispositivos típicos têm de 10 a mais “fingers”. A largura total WT é então simplesmente NfWf. Fig.2.14 – Circuito Equivalente do Transistor MOS [21] Um circuito equivalente detalhado que corresponda a todos os elementos físicos que são parte de um transistor MOS em RF, freqüentemente é muito complexo para ser implementado como um modelo compacto. O circuito equivalente, mostrado na figura 2.14 é formado por uma parte intrínseca do MOS, correspondendo à parte ativa do dispositivo e uma parte extrínseca que é formada essencialmente de capacitâncias e resistências que são importantes em altas freqüências [21]. Figura 2.15– Resistências do Dreno e da Fonte [21]. Em RF a parte extrínseca do transistor MOS é muito importante, principalmente o efeito das resistências séries terminais Rs, Rg e Rd que surgem dos nós intrínsecos da fonte, da porta e do dreno, respectivamente [25]. Como é mostrado na figura 2.15 as resistências do dreno e da fonte são formadas por diferentes partes incluindo a resistência de via Rvia, a resistência de siliceto Rsad, a resistência de contato entre siliceto e o silício Rcon e a resistência da região SDE (source and drain extension - extensão de dreno e fonte) Rsde. A 24 resistência total normalmente é dominada pelas resistências de contato e resistência da região SDE [21]. Rs = Rsde + Rcon + Rsad + Rvia ≈ Rsde + Rcon (2.3.15) com Rsde = Ldif N fWf Rsde− sh Rsad = e H dif N fWf Rsad − sh (2.3.16) onde Ldif é o comprimento da região SDE e Hdif é metade da largura da região de difusão como mostra a figura 2.15. Considerando que o comprimento da região SDE é quase constante, as resistências da fonte e do dreno só são dimensionadas com a largura do “finger” e com o número de “fingers” de acordo com: Rs = Rd ≈ Rsde + Rcon ≈ 0,5 Rdsw N fWf (2.3.17) onde é Rdsw a resistência do dreno para a fonte. Para propósitos de ruído, a resistência de porta distribuída pode ser determinada por [5,20,21,25]: Rg = Rsh ⋅ W f 3⋅ N f ⋅ Lf (2.3.18) onde Rsh é a resistência de folha do poly-silício, Wf é a largura do “finger” do dispositivo, Lf é o comprimento do “finger”e Nf é o número de “fingers”. O fator 1/3 leva em conta a natureza distribuída da linha RC que atravessa o canal (na direção da largura). Estas resistências geram ruído térmico que podem ser modelados por uma resistência em série acompanhada de um gerador de ruído térmico. Como os valores de Ldif e Hdif são desconhecidos as resistências terminais do dreno e da fonte foram desconsideradas do projeto. Portanto os transistores deste trabalho não foram modelados com uma parte intrínseca e outra parte extrínseca como é sugerido em [20,21] e na figura 2.15, devido, também à dificuldade de implementar no simulador SMASH [13]. 25 Capítulo 3: Análise e Equações de Projeto para um LNA 3.1-Características Básicas de um LNA: No projeto de um LNA, há várias metas comuns: minimizar a figura de ruído do amplificador, providenciando ganho linear suficiente típico em termos de IP3, satisfazer o critério de casamento de impedância de entrada e outra restrição é o baixo consumo de potência que está sendo imposto pelos equipamentos portáteis, o que dificulta o projeto. Portanto, o LNA amplifica o sinal de entrada proveniente da antena (um filtro pode ser inserido entre a antena e o LNA) para o mixer, sendo seu projeto crítico porque ele deve prover um ganho suficiente aos baixos níveis de potência que chegam à antena, não degradando a relação sinal ruído (SNR), e ser capaz de sustentar grandes sinais com baixa distorção e baixo consumo de potência. Como o estágio anterior ao LNA é uma antena, existe a necessidade de uma impedância de entrada específica para garantir máxima transferência de potência. Desta forma, o LNA requer um compromisso entre um ganho suficiente, baixa figura de ruído, alta linearidade, casamento de impedância na entrada e baixo consumo de potência. A referência [18] mostra como se pode obter um valor de figura de ruído mínima de um dispositivo, calculando uma impedância ótima para a fonte de entrada. Porém, esta abordagem clássica possui algumas falhas importantes; por exemplo, geralmente a impedância da fonte de entrada que minimiza a figura de ruído difere consideravelmente da que maximiza o ganho de potência. Conseqüentemente, é possível um ganho pobre e um casamento de entrada ruim acompanharem uma boa figura de ruído. Além disso, a otimização clássica do ruído ignora o consumo de potência e também não oferece nenhuma orientação clara de como melhor configurar a geometria do dispositivo. O LNA é um circuito de natureza não linear que recebe excitações fracas em sua entrada produzindo diferentes efeitos não desejados. A linearidade é uma consideração importante porque um LNA deve fazer mais do que simplesmente amplificar sinais sem somar muito ruído, deve também permanecer linear quando receber sinais fortes. Portanto, o LNA em comunicações móveis deve manter uma operação linear ao receber um sinal 26 fraco na presença de um sinal forte, caso contrário pode gerar componentes indesejáveis como mostra a figura 3.1. Embora haja muitas medidas de linearidade de qualquer amplificador, as mais usadas são a interseção de terceira ordem (IP3) e o ponto de compressão de 1 dB (P1dB). A saída de um amplificador pode ser representada por uma série de potência, a qual é truncada após o termo cúbico [26]. i (VDC + v ) ≈ c0 + c1v + c 2 v 2 + c3 v 3 ω1 ω2 2ω1-ω2 ω1 ω2 (3.1.1) 2ω2-ω1 Fig 3.1- Corrupção de um sinal devido à intermodulação entre duas interferências. [26] Se a diferença entre as freqüências de duas interferências ω1 e ω2 for pequena, as componentes 2ω1-ω2 e 2ω2-ω1 aparecem nas proximidades, revelando a não linearidade neste caso do LNA com mostra a figura 3.1. A corrupção de sinais devido a intermodulação de terceira ordem de duas interferências é bastante comum e crítica. O ponto de interseção de terceira ordem é definido como a interseção de duas linhas, da amplitude da componente fundamental com a amplitude da componente 2ω2-ω1. Da equação (3.1.1), pode-se determinar uma expressão simples para IP3 igualando a componente fundamental com o produto de intermodulação de terceira ordem: AIP 3 = 4 c1 3 c3 onde a saída de IP3 é igual a c1 AIP 3 . 27 (3.1.2) Outra maneira também de analisar a linearidade do amplificador é através da compressão do ganho, usando do ponto de compressão de 1 dB. Para calcular o ponto de compressão de 1dB pode-se escrever: 3 20 log c1 + c3 A12− dB = 20 log c1 − 1dB 4 (3.1.3) isto é A1− dB = 0,145 c1 c3 (3.1.4) Tendo definido as medidas de linearidade, deve-se considerar maneiras para calcular IIP3 e P1-dB com ajuda das equações (3.1.2) e (3.1.4). Deve-se desenvolver uma metodologia de projeto que mantenha um compromisso entre ganho, coeficiente de reflexão de entrada, figura de ruído e consumo de potência, além de verificar a linearidade. 3.2-Topologias de LNA: A escolha da topologia pode ser dividida em quatro configurações distintas, ilustradas na figura 3.2. Cada uma destas arquiteturas pode ser usada na forma de terminação simples ou na forma diferencial. É importante lembrar que a forma diferencial exige um elemento semelhante para transformar o sinal de uma antena monopólo para um sinal diferencial [5,15,26]. A primeira técnica, figura 3.2(a), usa uma terminação resistiva no pólo de entrada. É uma aproximação direta para promover 50 Ω em banda larga. Infelizmente, o uso de resistores reais para casar a entrada degrada tanto o ruído como o ganho, devido ao ruído térmico adicionado. 28 (a) (c) (b) (d) Figura 3.2- Arquiteturas comuns de LNA. A segunda topologia apresentada na figura 3.2(b), usa a configuração de realimentação série-paralelo para fixar as impedâncias de entrada e saída do LNA. Os amplificadores que usam realimentação série-paralelo possuem uma banda larga, porém têm uma dissipação de potência alta comparada a outros amplificadores com desempenho de ruído semelhante, o que em aplicações portáteis não é atrativo. Além disso, o resistor usado para a realimentação gera ruído térmico o que degrada também o fator de ruído. A arquitetura série-paralelo requer resistores dentro do “chip” de qualidade razoável, que geralmente não está disponível em tecnologia CMOS [18, 26]. A topologia da figura 3.2(c), usa a fonte de um estágio porta comum como terminal de entrada. Como a resistência vista no terminal da fonte é 1/gm, uma seleção própria do tamanho do dispositivo e da corrente de polarização pode promover a resistência desejada de 50 Ω. Mas a figura de ruído será significativamente pior em freqüências mais altas, para canais curtos e quando o ruído de corrente da porta for levado em conta.[18] 29 A quarta arquitetura, a qual será usada neste projeto, emprega degeneração indutiva na fonte para gerar um termo real na impedância de entrada (sem um resistor). Necessita-se sintonizar a entrada do amplificador fazendo uma aproximação em banda estreita. A degeneração indutiva na fonte é o método mais usado em amplificadores CMOS de RF. Esta arquitetura oferece a possibilidade de alcançar o melhor desempenho de ruído dentre as arquiteturas usuais. [4,17,27] Neste projeto usa-se uma configuração em cascode com degeneração indutiva na fonte como mostra a figura 3.3. O uso da configuração cascode ajuda a garantir que o primeiro estágio do receptor possua ganho suficiente para desprezar a contribuição dos estágios subseqüentes. O transistor cascode M2 eleva a impedância de saída do circuito, protegendo a entrada a variações de tensões devido à saída.[15] VDD Ld Vb M2 Vin Lg M1 Ls Fig 3.3- Configuração em Cascode com Degeneração Indutiva na fonte. 3.3 –Casamento de Impedância de Entrada Considerando que o sinal se dá em uma largura de banda estreita, precisa-se providenciar somente um casamento de impedância com amplificação nesta banda estreita. Isto pode ser feito efetivamente através do princípio da ressonância, onde a parte reativa da impedância é controlada para ser nula na freqüência de operação. Assim basta fazer a parte resistiva da impedância de entrada ser igual à resistência da fonte Rs. 30 Há várias maneiras de alcançar a ressonância. Um modo simples é o uso de um circuito tanque LC. Esta abordagem tem a vantagem adicional em um LNA prático, porque neste circuito já existe alguma capacitância parasita. A idéia é somar alguma indutância extra em combinação com esta capacitância parasita alcançando assim a ressonância. Sabe-se que o casamento pode ser alcançado fazendo Rin= Rs, onde ocorre a máxima transferência de potência, logo este conceito deve ser aplicado no projeto, onde Rin é a resistência de entrada e Rs a resistência da antena que normalmente é 50 Ω. Em [4-8,16-18], se faz uma análise simples da impedância de entrada desprezando a capacitância Cgb, isto é possível quando trabalha-se na região de inversão forte, mas nas regiões de inversão moderada e fraca Cgb é importante como mostra a figura 3.4. 0.7 Cgs Cgb 0.6 Capac itanc ias/Cox 0.5 0.4 0.3 0.2 0.1 0 -3 10 10 -2 10 -1 0 10 10 if - grau de inversã o 1 10 2 10 3 Figura 3.4- Capacitâncias Cgs e Cgb do transistor MOS normalizadas versus grau de inversão Considerando a capacitância Cgb e também que o substrato do transistor M1 esteja ligado ao terra, o modelo de pequenos sinais é o apresentado na figura 3.5. 31 Lg + C Vgb Cgb gs - Zin + Vgs - Ls gmsVsb gmVgb + Vsb - Figura 3.5- Modelo de pequenos sinais para o estágio de entrada Deve-se determinar inicialmente a admitância de entrada sem a capacitância Cgb e o indutor Lg. Yi1 = Ii = V gb 1 + jωLs g m (n − 1) Lg 1 + jωLs + s ms jωC gs C gs (3.3.1) ( ) 2 n −1 << 1 então: Considerando que ω 2 Ls C gs << 1 , (ωLs g ms )2 << 1 e ω 2 L2s g ms n Yi1 = ω 2 Ls C gs g m + jωC gs (3.3.2) Portanto pode-se substituir a admitância Yi1 no circuito da figura 3.5, ou seja, uma resistência em paralelo com uma capacitância, e assim, determinar a impedância de entrada. [ ( Lg − R 2 C 1 − ω 2 Lg C R + jω Z in = 1 + ω 2 R 2C 2 1 + ω 2 R 2C 2 )] (3.3.3) onde R= 1 ω Ls C gs g m C = C gs + C gb e 2 (3.3.4) Portanto a parte real da impedância de entrada será: 1 ω Ls C gs g m 2 Rin = 1 1+ω 2 2 ω L C g s gs m 32 2 ⋅ (C gs + C gb )2 (3.3.5) 1 Considerando ω 2 ω L C g s gs m 2 2 gm ⋅ (C gs + C gb )2 >> 1 e que ω T = (C gs + C gb ) então: Rin ≅ Lsω T ⋅ (C C gs gs + C gb ) (3.3.6) Na ressonância em série do circuito de entrada, a impedância é puramente real e proporcional a Ls. Para que haja um bom casamento de impedância na entrada Rin (termo real da impedância) deve ser igual a Rs (impedância de entrada da fonte), definido assim o valor de Ls. Ls = Rs ωT ⋅ (C gs + C gb ) C gs (3.3.7) onde Rs normalmente é 50Ω. A equação (3.3.7) mostra o cálculo do indutor Ls de um LNA trabalhando em qualquer região de inversão, fraca, moderada ou forte; podendo observar que na região de inversão forte onde a capacitância Cgb é inexpressiva, o indutor Ls é determinado conforme alguns trabalhos publicados [4-8], provando a veracidade dessa equação. O indutor da porta Lg é usado para fixar a freqüência de ressonância uma vez que Ls é escolhido para satisfazer o critério de casamento da impedância de entrada. Logo para determinar Lg basta fazer com que a parte reativa da impedância de entrada seja nula (Xin = 0): Lg = R 2C 1 + ω 2 R 2C 2 (3.3.8) Usando as mesmas considerações que foram usadas para Ls, determina-se Lg: Lg = 1 ω (C gb + C gs ) 2 A determinação completa da impedância de entrada é feita no apêndice A. 33 (3.3.9) Os valores dos indutores Ls e Lg são determinados através das equações (3.3.7) e (3.3.9) respectivamente, porém sabe-se, através da equação (2.2.7), que ωT pode ser escrito em função do grau de inversão e que as capacitâncias Cgb e Cgs também podem ser determinadas através do grau de inversão [10]; portanto, os valores dos indutores poderão ser definidos através da escolha do grau de inversão. Assim tem-se: 3 n − 1 L2 Ls = Rin 4 n µφ T Lg = ( ( 1+ i ω 02WLC ' ox 2 1 + i f f ) ( )( ) 2 + 1 + 2 ⋅ 1 + i f − 1 ⋅ 1 + i f + 2 2 1+ i f −1 1+ i f + 2 ( ( − 1)( 1 + i ) + 2 ) + 3(n − 1)( 1 + i 3n 1 + i f + 1 f )( ) (3.3.10) 2 f ) 2 +1 (3.3.11) O indutor Ls depende apenas do comprimento do canal e do grau de inversão, sendo independente da largura do canal. Já o indutor Lg é inversamente proporcional a Cox, sendo inversamente proporcional à largura do canal, ou seja, quanto menor a largura do canal maior será o indutor Lg. O indutor Lg também depende da freqüência de ressonância sendo inversamente proporcional à mesma, o gráfico da figura 3.6(b) se refere a uma freqüência de ressonância de 1GHz.. Pode-se observar a dependência de Ls e Lg com if, através dos gráficos da figura 3.6, onde o comprimento do canal foi considerado mínimo, ou seja, L=0,35 µm. Nos gráficos da figura 3.6 (a) e 3.6(b), nota-se que tanto Ls como Lg aumentam significativamente quando se diminui o grau de inversão. 34 16 14 Indutor da Fonte (Ls ) em nH 12 10 8 6 4 2 0 0 10 1 10 if - grau de inversã o 10 2 (a) 40 W /L= 3500 W /L= 4500 W /L= 5500 W /L= 6500 W /L= 7500 Indutor da P orta (Lg) em nH 35 30 25 20 15 10 5 0 10 1 10 if - grau de invers ã o 10 2 (b) Fig 3.6- (a) Relação entre Ls e if com L=0,35µm. (b) Relação entre Lg e if para um freqüência de ressonância de 1 GHz,para diversos valores de W/L com L=0,35µm. 35 Em [4-8,16-18,22], a análise do casamento impedância de entrada considera que o indutor Lg deve ser projetado de forma que elimine a reatância capacitiva produzida pela capacitância Cgs. Supondo que C gs ≅ 2 C ox 3 (3.3.12) e lembrando que a equação (3.3.12) só será verdade quando o MOSFET operar na inversão forte, o indutor da porta seria L g ≅ 3 1 . Mas atualmente há uma tendência 2 ω 02 C ox em se trabalhar nas regiões de inversão fraca ou moderada a aproximação (3.3.12) deve ser reformulada, assim como o cálculo de Lg usando a equação (3.3.12). O gráfico da figura 3.7 mostra a influência do grau de inversão na escolha do indutor Lg, podendo observar que na região de inversão forte o indutor Lg é determinado conforme vários trabalhos já publicados [5-7], provando a veracidade da equação (3.3.9). Nota–se também que trabalhando nas regiões de inversão moderada ou fraca o indutor Lg será maior do que na região de inversão forte. 4.5 4 Inversão Fraca Inversão Moderada Inversão Forte wo 2 .Lg.Cox 3.5 3 2.5 2 1.5 1 -1 10 10 0 1 10 grau de inversã o 10 2 Fig 3.7- Lg normalizado por ω 02 C ox versus grau de inversão. 36 10 3 3.4 – Figura de Ruído do LNA A figura de ruído do LNA pode ser determinada analisando o circuito da figura 3.8. Neste circuito, Rlg representa a resistência série do indutor Lg, Rg a resistência da porta do dispositivos NMOS, e id2 representa o ruído térmico no canal do dispositivo. A análise deste circuito negligencia a contribuição dos estágios subseqüentes do amplificador na figura de ruído. Esta simplificação é justificável considerando que o primeiro estágio possui ganho suficiente e permite examinar em detalhes as características da arquitetura. O uso da configuração cascode no primeiro estágio ajuda a assegurar que esta aproximação não introduzirá erros sérios.[5,15,18]. O transistor M1 (dispositivo de entrada) domina o desempenho do ruído enquanto o transistor M2 (dispositivo cascode) contribui principalmente no desempenho da linearidade [15,18]. Além disso, uma importante propriedade da configuração cascode é sua alta impedância de saída, a qual permite que se no nó da tensão de saída está variando em ∆V, a variação resultante do dispositivo cascode é muito pequena. De certo modo, o transistor cascode protege o transistor de entrada M1 das variações da saída [15]. VDD Ld Vb M2 Lg Rs M1 RLg Rg Vs Ls Figura 3.8 – Circuito Equivalente do estágio de entrada para cálculos de ruído 37 O fator de ruído num amplificador é definido como [5,15,18]: F≡ Ruído ⋅ Total ⋅ da ⋅ Saída Ruído ⋅ Total ⋅ da ⋅ Saída ⋅ devido ⋅ a ⋅ Entrada (3.4.1) Para avaliar o ruído de saída quando o amplificador é excitado por uma fonte de sinal com uma resistência de 50Ω, deve-se analisar primeiro a transadmitância do estágio de entrada usando o circuito de pequenos sinais mostrado na figura 3.9. RS + Lg + Vgb - gmsVsb Cgs gmVgb Cgb Vin + Vsb - - Ls Figura 3.9– Circuito Equivalente de pequenos sinais do LNA para determinar a transadmitância. Observando o circuito da figura 3.8 a transadmitância do LNA pode ser determinada por: Ym = g mVgb − g msVsb (3.4.2) Vin Então, deve-se usar a relação entre Vgb e Vsb dada por: Vsb = g m + jωC gs 1 + g ms + jωC gs jωLs (3.4.3) V gb Substituindo a equação (3.4.3) na equação (3.4.2) tem-se que Ym ( ) 1 − ω 2 L C (n − 2 ) − ω 4 L2 C 2 (n − 1) + jωL g 1 − ω 2 L C (n − 1) Vin s gs s gs s ms s gs (3.4.4) = gm 2 2 2 2 2 V gb 1 L C L g − + ω ω s gs s ms ( ) 38 1 Considerando que ω << e (ωLs g ms )2 << 1 , na freqüência de ressonância Ls C gs então: Ym = g m (1 + jωLs g ms ) V gb (3.4.5) Vin Através dos cálculos na impedância de entrada mostrados no item 3.3, sabe-se que: V gb Vin ≈ 1 jω (C gs + C gb ) ⋅ 1 (3.4.6) ω L C gs Rs ⋅ 1 + T s ⋅ Rs (C gs + C gb ) Substituindo (3.4.6) em (3.4.5) tem-se que a transadmitância é: Ym = ωT 1 ⋅ + Ls g ms ω L jω C gs Rs ⋅ 1 + T s ⋅ Rs (C gs + C gb ) (3.4.7) No apêndice B, mostra-se como foi determinada, em detalhes, a transadmitância do LNA. Para determinação das densidades espectrais de ruído do amplificador deve-se 2 analisar o módulo de Ym, na freqüência de ressonância, considerando que ω 2 L2s g ms << 1 portanto: Ym 2 = ω T2 ω L C gs ω R ⋅ 1 + T s ⋅ Rs (C gs + C gb ) 2 2 2 s onde ωT é a freqüência angular de corte intrínseca ω T = 2π f T (3.4.8) . Nesta expressão, válida para a ressonância ω0, RLg e Rg foram desconsideradas diante da resistência da fonte R s. 39 Nota-se que o circuito de entrada forma uma rede em série. A transadmitância deste circuito é independente de gm1 (a transcondutância do dispositivo M1) enquanto a freqüência de ressonância for mantida constante. Se a largura do dispositivo estiver ajustada, a transcondutância do estágio permanecerá a mesma enquanto Lg estiver ajustado para manter uma freqüência de ressonância fixa. Usando (3.4.8), a densidade de potência do ruído do LNA devido a R s, Sa,Rs, é: S a ,Rs ( ω 0 ) = S Rs ( ω 0 )Ym2,eff = 4kTω T2 ω L C gs ω 02 Rs 1 + T s ⋅ ( ) R C C + s gs gb (3.4.9) 2 Da mesma maneira, a densidade de potência de saída do LNA devido a RLg e Rg pode ser expressa: S a ,RL g ,R g (ω0 ) = ( ) 4kT RLg + R g ω T2 ω L C gs ω 02 Rs2 1 + T s ( ) + R C C s gs gb (3.4.10) 2 As equações (3.4.9) e (3.4.10) são válidas somente na ressonância. O ruído dominante interno do LNA é o ruído térmico da corrente do canal do primeiro dispositivo MOS. Recalculando a expressão para densidade espectral de potência para fonte de ruído do dreno, descrita na equação (2.2.5.b), pode-se determinar que a densidade de potência de ruído do LNA na saída Sa,id que surge desta fonte é (vide apêndice C): S a ,id = ( S id ω T Ls C gs 1 + ( ) + R C C s gs gb 1 2 + − + i 4kTg ms 1 1 1 f 1 + i f + 1 3 = 2 ω T Ls C gs 1 + ( ) R C + C s gs gb 2 40 ) (3.4.11) A densidade de potência do ruído total do LNA na saída é a soma de (3.4.9), (3.4.10) e (3.4.11). Assumindo uma largura de banda de 1Hz e substituindo as expressões acima em (3.4.1) tem-se para o fator de ruído: F = 1+ Rl + R g Rs 1 2 + g ms 1 + i f + 1 3 ( 2 ω 0 1 + i f − 1 + 1 Rs 2 ω T ) (3.4.12) A equação (3.4.12) revela características importantes desta arquitetura de LNA. Nota-se que o termo dominante em (3.4.12) é o último termo, o qual surge do ruído térmico do canal. Este termo é proporcional a gms, logo de acordo com a expressão (3.4.12), reduzindo gms sem modificar ωT, ou seja, alterando a largura do canal, mantendo grau de inversão e comprimento do canal inalterados, pode-se melhorar a figura de ruído reduzindo simultaneamente a potência dissipada. Porém, esta expressão assume que o amplificador está operando na ressonância. Então a redução em gms através da largura do canal gera alterações nas capacitâncias Cgs e Cgb, portanto a redução em gms deve ser compensada por um aumento em Lg para manter a freqüência de ressonância constante. Se aplicar ao dispositivo a forma descrita anteriormente para melhorar o desempenho do ruído, a linearidade do amplificador tenderá a degradar devido ao aumento nos níveis de sinais por Cgs. Pode-se colocar a equação (3.4.12) em termos do grau de inversão if visto que gms e ωT também podem ser expressos como funções do nível de inversão. Assim tem-se: F = 1+ Rg Rs + Rl nC ox' 1 + WL3 Rs µ 0 ⋅ φ t i f 2 3 ( 1+ i f − 1 + 1 Rsω 02 ) (3.4.13) Devido ao termo 1/if na expressão (3.4.13), a figura de ruído diminui à medida que if aumenta, como mostra o gráfico da figura 3.10, não encontrando um fator de ruído mínimo, ou seja, a figura de ruído mínima neste caso seria próxima de 0 dB, e isto simplesmente não pode ser verdade. Conclui-se que este modelo está incompleto, ou seja, para entender os limites fundamentais do desempenho de ruído desta arquitetura, deve-se considerar o ruído de corrente induzido na porta no transistor MOS. Embora ausente na maioria dos projetos 41 de circuitos CMOS e nos modelos de simulação, o ruído induzido na porta é de grande importância para o cálculo da figura de ruído de um LNA. 5.5 W /L= 4000 W /L= 4500 W /L= 5000 W /L= 5500 W /L= 6000 5 Figura de Ruí do em dB 4.5 4 3.5 3 2.5 2 1.5 1 0.5 1 2 3 4 5 6 7 if - grau de inversã o 8 9 10 Figura 3.10 – Gráficos da Figura de Ruído versus grau de inversão em relação a W/L para um freqüência de ressonância de 1 GHz A presença do ruído induzido na porta complica a análise da Figura de Ruído significativamente, pois esse ruído é parcialmente correlacionado com ruído térmico no canal, por um fator de correlação definido na equação (2.2.11). A densidade espectral do ruído induzido na porta do LNA pode ser tratada como a soma de duas componentes, a primeira é a parte totalmente correlacionada com o ruído do dreno e a segunda é a parte não correlacionada com o ruído do dreno. Tendo estabelecido esta fonte adicional de ruído no transistor MOS, pode-se reavaliar a figura de ruído do LNA. 42 Para avaliar o desempenho do ruído do LNA na presença do ruído induzido na porta, emprega-se o circuito da figura 3.11. Neste circuito despreza-se o efeito da condutância do ruído induzido na porta Gng, assumindo que a impedância da porta é predominantemente capacitiva na freqüência de interesse, ou seja, assumindo que o ruído induzido na porta é um ruído branco. Figura 3.11 – Modelo de Pequenos Sinais revisado para o LNA para cálculos de ruído O ruído induzido na porta é subdividido em duas componentes. A primeira Sig,c representa a parte correlacionada com o ruído do dreno. A segunda Sig,u representa a parte não correlacionada com o ruído do dreno. Com a inclusão desse ruído no modelo de pequenos sinais, pode-se determinar o fator de ruído do LNA. Para analisar o circuito matematicamente, pode-se utilizar as equações (3.4.9), (3.4.10) e (3.4.11) escritas anteriormente para o ruído no dreno e as perdas resistivas. Entretanto, as amplitudes da parte correlacionada do ruído induzido na porta e do ruído no dreno devem ser somadas juntas antes da soma das outras densidades espectrais de ruído do LNA [5,28]. Fazendo isto haverá um termo representando o efeito da combinação entre o ruído do dreno e a parte correlacionada do ruído da porta. Os cálculos são apresentados em detalhes no apêndice D. S a ,id ,ig c (ω 0 ) = 4kT ⋅ γ ⋅ κ ⋅ g ms ω T Ls C gs 1 + ⋅ ( ) + R C C s gs gb onde: 43 2 (3.4.14) Q κ = 1 + c L n e QL = δ 5γ 2 (3.4.15) ( 1+ i γ = 2 1 + i f + 1 3 QL = 1 ω 0 Rs (C gs + C gb ) 1 ( f ) − 1 + 1 (3.4.17) ) 3n 1 + i f + 1 ( )( (3.4.16) 2 ) ( ) 2 ω 0 Rs ⋅ C ox' ⋅ W ⋅ L 2 1 + i f − 1 1 + i f + 2 + 3(n − 1) 1 + i f + 1 (3.4.18) O último termo do ruído é a contribuição da parte não correlacionada do ruído da porta. Esta contribuição tem a seguinte densidade espectral de potência: S a ,id ,igu (ω 0 ) = 4kT ⋅ γ ⋅ ξ ⋅ g ms ω T Ls C gs 1 + ⋅ ( ) + R C C s gs gb (3.4.19) 2 onde ξ= ( ) δ 1 2 ⋅ 2 1 + c ⋅ QL2 5γ n (3.4.20) Observa-se que todas as contribuições de ruídos do dispositivo M1 são proporcionais à contribuição do ruído do dreno [5]. Logo, é conveniente definir a contribuição total de M1 como se segue: S a ,M1 (ω 0 ) = 4kT ⋅ γ ⋅ χ ⋅ g ms ω T Ls C gs 1 + ⋅ ( ) R C C + s gs gb 2 (3.4.21) onde χ = κ +ξ = 1+ 2⋅ c ⋅ δ QL δ QL2 + ⋅ 5γ n 5γ n 2 44 (3.4.22) Com as equações (3.4.21) e (3.4.22), fica claro que o efeito do ruído induzido na porta modifica a contribuição do ruído do dispositivo numa proporção de χ. Assim o fator de ruído será F = 1+ Rl + R g Rs ω 2 + g ms ⋅ γ ⋅ χ ⋅ 02 ωT (3.4.23) Note que g ms ⋅QL = n ⋅ g m ⋅ n ⋅ ωT 1 = ω 0 Rs (C gb + C gs ) ω 0 Rs (3.4.24) Pode-se expressar novamente o fator de ruído F = 1+ Rl + R g Rs + n ⋅γ ⋅ χ QL ω ⋅ 0 ωT (3.4.25) Como QL, dado na equação (3.4.18), é inversamente proporcional à largura do dispositivo e χ é função de QL, pode-se determinar a largura do dispositivo que proporciona a menor Figura de Ruído. Basta derivar a equação (3.4.25) em relação a W e igualar a zero. Na figura 3.12, mostra-se como se comporta a Figura de Ruído com a inclusão do ruído induzido na porta para um LNA com freqüência de operação de 1GHz. Para entender melhor as implicações desta nova expressão para o fator de ruído (3.4.25), deve-se observar que χ inclui parcelas que são constantes e proporcionais a QL e proporcionais a QL2. Logo a expressão (3.4.25) conterá parcelas as quais serão proporcionais a QL e inversamente proporcionais a QL. Como QL é inversamente proporcional a W, então, um fator de ruído mínimo existe para um W particular. 45 10 if= 2 if= 5 if= 10 if= 20 if= 50 9 Figura de Ruí do em dB 8 7 6 5 4 3 2 1 0 0 5000 10000 largura do canal/c om prim ento do canal - W /L 15000 Figura 3.12 –Figura de Ruído em função de W/L para alguns graus de inversão com a inclusão do ruído induzido na porta para uma freqüência de ressonância de 1 GHz. 3.5 – Análise da Dissipação de Potência: Empregando o modelo ACM tem-se um grau de liberdade na escolha do nível de inversão. Foi visto, no item 3.4, que à medida que se diminui o nível de inversão do transistor MOS de um LNA, a figura de ruído deste transistor aumenta, porém a corrente de polarização ID diminui, diminuindo a potência dissipada. Para analisar o consumo de potência do amplificador de baixo ruído, deve-se lembrar que na saturação a componente reversa da corrente do dreno é muito menor que a componente direta, portanto trabalhando na saturação direta tem-se: ID = IS ⋅if 46 (3.5.1.a) I D = µ ⋅ n ⋅ C ox' φ t2 W ⋅if 2 L (3.5.1.b) Tendo estabelecido uma expressão para a corrente de dreno ID, pode-se formular a potência consumida do amplificador como: PD = V DD ⋅ I D (3.5.2.a) φ t2 W if 2 L PD = VDD ⋅ µ ⋅ n ⋅ C ox' (3.5.2.b) Observe que a potência dissipada é proporcional à largura do dispositivo W e ao nível de inversão. Outra quantia que depende diretamente de W e if é QL, o qual foi definido em (3.4.17)e (3.4.18). Combinando (3.4.18) com (3.5.2.b) pode-se relacionar QL com PD. ( ) 2 if 1+ if +1 P QL = 0 PD 2 1 + i − 1 1 + i + 2 + 3(n − 1) 1 + i + 1 2 f f f ( )( ) ( ) (3.5.3) onde P0 = 3 VDD ⋅ µ ⋅ n 2φ t 2 ω 0 Rs L2 (3.5.4) Nota-se que para a finalidade dessa análise, P0 é uma constante determinada somente por parâmetros tecnológicos físicos (n, µ, φT, L) e por especificações de projeto (Vdd, ω0, RS ). Nesta análise buscam-se as condições que garantem um bom desempenho do ruído para um parâmetro estabelecido como o consumo de potência, mantendo a condição de um bom casamento de entrada. Supõe-se que deve existir uma solução para o melhor desempenho de ruído que coincide com o melhor casamento de impedância, uma possibilidade é assumir que a transadmitância Ym é fixa para o amplificador. Felizmente, a condição de Ym constante equivale a condição de ωT constante, como está claro na equação (3.4.8). Para manter ωT fixo, necessita-se somente de fixar o valor do nível de inversão. Logo, deve-se reformular a expressão fator de ruído (F) (3.4.25) em termos de PD e if . 47 Utilizando (3.5.3) e (2.1.9.b), e substituindo em (3.4.25), o resultado será: F = 1+ L2ω 0 ⋅ P(PD , i f 2µφ T ) (3.5.5) o qual desconsidera as contribuições da resistência da porta e das perdas do indutor Lg para o fator de ruído. Nesta nova expressão, P (PD , i f ) é dada por: P (PD , i f ) = n PD 1 P0 P1 (i f ) + P2 (i f ) + P3 (i f P0 n PD ) (3.5.6) com 2 P1 (i f ) = 3 ( ( )( ) ( ) 2 2 1 + i f − 1 1 + i f + 2 + 3(n − 1) 1 + i f + 1 1 + i f − 1 + 1 ⋅ (3.5.7) i 2f 1 + i f + 1 ) P2 (i f ) = 2 c ( ( ) ) 2 1+ i f −1 + 3 δ ⋅ 5 3⋅i f 1+ i f −1 ( ( ) ) (3.5.8) 3 1+ if +1 δ P3 (i f ) = ⋅ 5 2 1 + i − 1 1 + i + 2 + 3(n − 1) 1 + i + 1 2 f f f ( )( ) ( ) (3.5.9) A equação (3.5.5) sugere que a melhoria do Fator de Ruído se dá pela minimização de P (PD , i f ) para um de seus argumentos e fixando o outro. Porém, não é possível fixar PD e variar if visto que a potência consumida é proporcional a if. Para fixar o valor da transadmitância, precisa-se apenas escolher um valor para o grau de inversão. O valor apropriado de if é facilmente determinado substituindo (2.1.9.b) na da expressão de Ym em (3.4.8). O resultado, que relaciona Ym com if é: Ym = µφ T L2 ( 1+ i f ω 0 Rs ) −1 (3.5.10) A figura 3.13 mostra que a figura de ruído aumenta à medida que se diminui o consumo de potência, o que realmente está correto, visto que a potência consumida é 48 proporcional ao nível de inversão, como mostra a equação 3.5.2, e a figura de ruído aumenta com a diminuição do nível de inversão dos transistores. Nessa mesma figura, notase que não se tem um valor mínimo específico de consumo de potência quando um nível de inversão é escolhido. Além disso, a figura de ruído será pequena em torno de 2dB para valores muitos altos da dissipação de potência. A figura 3.13 mostra que um LNA com uma freqüência de operação de 1 GHz necessita consumir uma potência de mais de 25 mW para obter uma figura de ruído pouco menor que 2 dB, quando possui id = 10, por exemplo. Neste exemplo, usando a equação (3.5.2), a relação largura por comprimento (W/L) ficaria em torno de 25000, fazendo com que se tenha uma área de transistor grande. 30 if= 2 if= 5 if= 10 if= 20 if= 50 Figura de Ruí do em dB 25 20 15 10 5 0 0 5 10 15 20 potê ncia dis sipada em m W 25 30 Figura 3.13 –Figura de Ruído versus consumo de potência para alguns graus de inversão de um LNA com freqüência de operação de 1 GHz. 49 3.6 - Considerações de Projeto: A análise anterior auxilia no projeto do LNA. O primeiro interesse está na escolha da largura apropriada para o dispositivo e o ponto de polarização que melhore o desempenho de ruído para um ganho específico e uma dissipação de potência desejada. Para determinar a largura do dispositivo M1, deve-se retornar às equações (3.4.22) e (3.4.25), nota-se que todos os termos são bem definidos nessas expressões, exceto δ. Porque δ depende da polarização do dreno de uma maneira não especificada, é difícil responder corretamente qual a sua contribuição [5]. O comportamento detalhado deste coeficiente em alto campo elétrico é atualmente desconhecido. O modelo ACM deve ser empregado para se ter um grau de liberdade na escolha do nível de inversão. Antes de escrever algumas equações fundamentais, deve-se lembrar que na saturação, a componente reversa da corrente do dreno é muito menor que a componente direta. Então ID ≅ IF e gm ≅ gms/n. Assim, as equações abaixo constituem um conjunto de expressões fundamentais para projetar amplificadores MOS para qualquer nível de inversão, trabalhando na saturação direta, id ≅ if. 1 + id + 1 ID = φ t ng m 2 id = (3.6.1.a) ID IS (3.6.1.b) φ t2 W IS = µ ⋅ n ⋅C 2 L ' ox ωT ≅ ( (3.6.1.c) ) µφ 2 1 + id − 1 L2 PD = VDD ⋅ µ ⋅ n ⋅ C ox' φ t2 W id 2 L (3.6.1.d) (3.6.1.e) A metodologia de projeto proposta neste trabalho é centrada na determinação dos níveis de inversão dos transistores de um LNA, de forma que a largura do canal do 50 dispositivo seja obtida pelo valor mínimo da figura de ruído descrita na equação (3.3.25), desde que a largura determinada não torne o indutor Lg muito grande, maior que 17nH de modo que não possa ser um indutor integrado. Essa figura de ruído tende a ser menor para valores de grau de inversão altos, mas se o nível de inversão for alto, aumenta a potência dissipada. A linearidade também está comprometida com a escolha do grau de inversão. Como foi dito anteriormente, reduzindo muito nível de inversão trabalha-se nas regiões de inversão muito fraca onde a característica ID-VGS é praticamente exponencial. Portanto, a escolha correta do nível de inversão dos transistores do LNA determina uma região de projeto entre as especificações do LNA: figura de ruído, casamento da impedância de entrada, consumo de potência e linearidade, além da largura total do canal no transistor MOS. Como a largura do canal que produz uma figura de ruído mínima pode levar a um indutor grande, de difícil implementação, deve-se escolher uma largura do canal de forma que atenda a uma figura de ruído inferior a um valor especificado e o indutor que possa ser integrado. Analisando as equações (3.4.18) e (3.3.11), percebe-se que o indutor da porta também pode ser expresso em termos de QL: Lg = Q L ⋅ Rs ω0 (3.5.11) onde ω 0 freqüência de ressonância e QL o fator de qualidade equivalente. Observe que em nossa análise, a restrição que conduz a um bom desempenho de ruído em termos de QL não restringe o valor de Ls, mas aos valores de Lg e Ls. Este grau de liberdade permite que um bom desempenho do ruído seja obtido permitindo a seleção simultânea de um bom casamento de impedância de entrada. Assim, em troca de uma pequena degradação do ruído, a qualidade do casamento de impedância de entrada e o consumo de potência estão seguros. Evidentemente, esta arquitetura exibe o compromisso entre o coeficiente de reflexão, a figura de ruído e consumo de potência. 51 A escolha do nível de inversão dos transistores do LNA deve ser feita através da freqüência de corte intrínseca descrita na equação (2.1.7), de modo que, essa freqüência não fique próxima da freqüência de operação do LNA. O próximo capítulo apresenta em detalhes a metodologia de projeto usando dois exemplos. 52 Capítulo 4: Metodologia de Projeto Neste capítulo são mostrados dois projetos de amplificadores de baixo ruído com freqüências de ressonância diferentes de forma a exemplificar a aplicação da metodologia descrita. As especificações de projeto são apresentadas na tabela 4.1. O primeiro projeto será um LNA de 1 GHz e o segundo um LNA de 2,5 GHz ambos devem trabalhar na inversão moderada a fim de economizar energia. Tabela 4.1 – Especificações de Projeto Figura de Ruído < 2 dB Ganho de Tensão > 12 dB Impedância de Entrada ≈ 50 Ω 4.1 Descrição da Metodologia 4.1.1 Escolha do grau de inversão: Para projetar um LNA inicialmente deve-se escolher o nível de inversão em que se deseja trabalhar. O grau de inversão deve ser escolhido de forma que a relação ωT/ω0 não permita que a freqüência de operação do LNA fique próxima da freqüência de corte intrínseca e, também, mantenha um baixo consumo de potência. Assim a relação ωT/ω0 deve ser maior do que 5 (cinco), para não prejudicar o ganho de tensão do amplificador de baixo ruído. Além disso, o modelo usado para determinar as equações de projeto é um modelo quasi-estático o qual não é válido próximo à freqüência de corte intrínseca. É bom lembrar que a corrente de polarização do dreno é proporcional ao grau de inversão como descrito na equação (3.5.1.b) e esta corrente é proporcional à potência dissipada (3.5.2), ou seja, se aumentar o nível de inversão, aumentará a corrente de polarização do dreno e a potência dissipada, se a largura e comprimento do canal forem mantidos constantes. 53 A freqüência angular de corte intrínseca foi definida em (3.5.1.d), portanto basta fazer sua relação como a freqüência angular de operação do LNA. ( ) ωT µφT = 2 1 + id − 1 ω 0 ω 0 L2 (4.1.1) 4.1.2 Escolha dos indutores para o casamento de impedância de entrada: Com o grau de inversão definido através da relação ωT/ω0 pode-se determinar os indutores Ls e Lg através das equações (3.3.10) e (3.3.11), respectivamente. Estes indutores fazem com que a impedância de entrada esteja casada com a resistência da antena na freqüência de operação do LNA, ocorrendo nessa freqüência a máxima transferência de potência. O indutor Ls depende do comprimento do canal, do grau de inversão e da impedância de entrada. Como decidiu trabalhar com o comprimento mínimo da tecnologia e a impedância de entrada é definida pela impedância de antena, sendo 50 Ω, Ls é determinado diretamente pela equação (3.3.10). O indutor Lg depende também da largura do canal, sendo inversamente proporcional a esta. 4.1.3 Escolha da largura do canal: A escolha da largura do canal é determinada através de dois parâmetros: do valor do indutor Lg e da figura de ruído NF, definidas nas equações (3.3.11) e (3.4.25). A equação (3.4.25) fornece valores para a largura do canal que permitem que a figura de ruído fique menor do que 2 dB. Porém a largura escolhida pode fazer com que o indutor Lg seja um indutor grande de difícil integração. Portanto, deve-se escolher uma largura que produza uma pequena figura de ruído desde que o indutor Lg possa ser um indutor integrado. 4.1.4 Escolha do indutor do dreno: O indutor do dreno determina o ganho de tensão do LNA, quanto maior esse indutor maior é esse ganho. Porém, no circuito de um receptor, existe um próximo estágio o qual possui uma certa capacitância de entrada e também uma capacitância de saída. Portanto o indutor do dreno Ld deve estar em ressonância com essas capacitâncias na freqüência de 54 operação do LNA de forma a produzir um ganho máximo nessa freqüência. Logo o indutor Ld pode ser definido como: Ld = 1 ω CL 2 0 (4.1.2) onde CL é a soma de todas capacitâncias que poderão estar presente na saída do LNA. Assim deve-se conhecer qual é a capacitância CL para determinar o indutor Ld. Na prática o indutor Ld possui uma resistência de enrolamento, portanto deve-se considerar esta resistência de enrolamento na simulação. O valor da resistência de enrolamento do indutor Ld determina o valor da seletividade ou também definido como fator de qualidade do indutor (QLd). QLd = ω0 ω0 L = BW R (4.1.3) Como não se sabe o valor da resistência de enrolamento do indutor Ld, deve-se utilizar alguns valores típicos de fatores de qualidade para indutores integrados para determinar o valor da resistência de enrolamento desse indutor. Observe através da equação (4.1.3) que quanto maior o QLd menor é a resistência. É importante lembrar que o fator de qualidade de um indutor integrado geralmente é um valor baixo [15,18]. 55 4.2- Projeto de um LNA para 1GHz: 4.2.1 Determinação dos Valores: 4.2.1.1- Escolha do grau de inversão: 25 20 wt/wo 15 10 5 0 0 10 1 10 grau de inversã o 10 2 Fig 4.1- Relação entre ωT/ω0 versus if para uma ω0=2πGrad/s para L=0,35 µm Como foi explicado na seção 4.1.1, para projetar um LNA inicialmente deve-se escolher o nível de inversão em que se deseja trabalhar e esse nível de inversão deve ser determinado através da relação de ωT/ω0 de forma que esta relação seja maior do que 5. Portanto, para uma freqüência de ressonância igual a 1GHz, pode–se determinar o nível de inversão através do gráfico da figura 4.1. Nessa figura, pode-se notar que a relação ωT/ω0 será maior que 5 quando id for maior do que 7. Portanto, deve-se escolher um grau de inversão maior do 7. Neste caso, vamos usar o grau de inversão id seja igual a 10. 56 4.2.1.2- Escolha dos indutores para o casamento de impedância de entrada: Com o grau de inversão escolhido, agora se deve determinar os indutores para um bom casamento de impedância na entrada do amplificador como foi descrito na seção 4.1.2. O indutor Ls determinado através da equação (3.3.10) para o grau de inversão id igual a 10 é 1,64 nH. Já o indutor Lg depende da largura do canal e é determinado através da equação (3.3.11) como foi dito na seção 4.1.2. Para que este indutor possa ser integrado, seu valor não deve ultrapassar a 17 nH. 4.2.1.3- Escolha da largura do canal dos transistores: A largura do canal é escolhida de forma que a figura de ruído seja pequena para um indutor da porta Lg possível de ser integrado. Por simplicidade a relação largura/comprimento dos transistores M1 e M2 serão iguais (W L )1 = (W L )2 . Portanto, através da tabela 4.2 e do gráfico das figuras 4.2 e 4.3, pode-se determinar esta largura. 90 80 Indutor de P orta Lg em nH 70 60 50 40 30 20 10 0 0 5000 10000 largura do canal/com prim ento do c anal - W /L 15000 Fig 4.2. Indutor da Porta Lg versus W/L de M1 com uma freqüência de ressonância de 1 GHz para if=10 57 2.8 2.6 Figura de Ruí do em dB 2.4 2.2 2 1.8 1.6 1.4 1.2 0 5000 10000 largura do canal/com prim ento do c anal - W /L 15000 Fig 4.3. Figura de Ruído NF versus W/L de M1 para if =10, com uma freqüência de ressonância de 1GHz. Tabela 4.1-Parâmetros de Projeto para LNA de 1GHz quando id =10 W/L W Lg NF ID PD 2500 875 µm 32,37 nH 1,54 dB 2,0 mA 4,9 mW 3000 1050 µm 26,98 nH 1,45 dB 2,4 mA 5,9 mW 3500 1225 µm 23,12 nH 1,39 dB 2,8 mA 6,9 mW 4000 1400 µm 20,23 nH 1,36 dB 3,2 mA 7,9 mW 4500 1575 µm 17,98 nH 1,36 dB 3,5 mA 8,9 mW 5000 1750 µm 16,19 nH 1,36 dB 3,9 mA 9,9 mW 5500 1975 µm 14,71 nH 1,37 dB 4,3 mA 10,8 mW 6000 2100 µm 13,49 nH 1,38 dB 4,7 mA 11,8 mW 6500 2275 µm 12,45 nH 1,41 dB 5,1 mA 12,8 mW 7000 2450 µm 11,56 nH 1,43 dB 5,5 mA 13,8 mW 58 A melhor região para obter um indutor de porta integrado no LNA com pouco ruído é quando W/L for próximo de 5000. Neste projeto escolheu-se W/L=5000, assim tem-se uma figura de ruído menor que 1,4dB e o indutor de porta Lg deve ser 16,2 nH, podendo ser um indutor integrado. 4.2.1.4- Escolha do indutor do dreno Ld: Como foi dito o indutor do dreno Ld deve ressoar na freqüência do sinal com a soma das capacitâncias de saída do LNA e de entrada do próximo estágio para que haja um ganho no amplificador. Além disso, seria importante para a simulação saber o valor da resistência de enrolamento do indutor. Considerando que a soma das capacitâncias seja 1,5 pF (valor típico para o mixer) e que o fator de qualidade do indutor seja 3, a resistência de enrolamento desse indutor é 21 Ω e o indutor Ld é 14nH. Usando as equações (3.3.10), (3.3.11), (3.4.25), (3.5.1) e (3.5.2), pode-se montar a tabela 4.3. Tabela 4.3- Parâmetros Escolhidos para o Projeto do LNA de 1 GHz W/L W ID Ls Lg Ld RS 5000 1750 µm 3,9 mA 1,64 nH 16,2 nH 14nH 50 Ω 4.2.2 Verificação do Projeto por Simulação: Para comprovar que os valores determinados através da metodologia descrita resumidamente no item 4.1. Deve-se montar o circuito da figura 4.4 no simulador SMASH [20], usando o modelo ACM para os MOS com largura mostrada na tabela 4.3, com os valores dos componentes também descritos na tabela 4.3. A capacitância no nó de saída CL foi considerada igual a 1,5 pF e a resistência de enrolamento do indutor Ld (RLd) igual a 21 Ω. 59 Para garantir um grau de inversão igual a 10, ou seja, manter a corrente do dreno igual a 3,9 mA, deve realizar uma polarização de forma que a tensão de polarização do transistor M1 Vbias seja igual a 495mV. VDD (1) RLd (9) Ld (2) M2 (8) Vbias +Vin Vout (3) Rs M1 (7) Lg (5) (6) CL Ls Figura 4.4 –LNA montado no SMASH. O valor da tensão de polarização do transistor M1 foi determinado usando um espelho de corrente em cascode, de modo que a corrente que flui nos transistores M1 e M2 fosse igual a corrente de dreno calculada equação (3.6.1.b). Esta forma de polarização é muito interessante, pois consegue ajustar o valor da corrente de dreno calculada, o que é impossível numa configuração simples de espelho de corrente porque negligencia a modulação do comprimento do canal em transistores de canal curto. Porém, os transistores do espelho de corrente em cascode reduzem a impedância de entrada do LNA e acrescenta ruído excessivo ao circuito, alterando a figura de ruído. Assim neste trabalho, o circuito de polarização é um circuito externo, formado por um indutor e por um capacitor de polarização, mostrados na figura 4.5, que devem ser projetados de forma a produzir o valor adequado de 495 mV. Como está trabalhando-se na região de inversão moderada, pequenas variações na tensão de polarização modificam bastante a corrente do dreno, conseqüentemente alteram o grau de inversão escolhido. 60 VDD RLd Ld Vbias Vout Lbias Rs M2 Cbias Lg Vin M1 CL Ls Figura 4.5 –LNA como um circuito de polarização externo. Neste projeto, usou–se uma tecnologia CMOS submicrométrica com L = 0,35 µm, utilizando o comprimento mínimo para canal do transistor. 4.2.2.1 – Verificação da Impedância de Entrada e Ganho: SMASH 4.03 ; Sm all s ignal analys is ; C :\Meus docum entos \VIR GIN IA\Mes trado\D is s ertação\Outubro de 2003\lna1ghz-if=10.ns x ; s ingle ; 23 /11 100MEG 200MEG 300MEG 1G 2G 3G 4G 5G 6G 7G 8G Scaling: VD B(2) 30dB 20dB 10dB 0dB -10dB -20dB -30dB -40dB -50dB -60dB Freqüência em GHz Fig 4.6. Simulação do Ganho em dB de um LNA de freqüência de 1GHz. 61 A simulação do ganho de tensão em dB realizada no SMASH [20] usando o modelo ACM pode ser vista nos gráficos da figura 4.6. Pode-se observar, através dos gráficos da figura 4.7, as pequenas diferenças em torno de 12%, entre os valores calculados e simulados do módulo e da fase da impedância de entrada. Essas diferenças se devem aos efeitos de canal curto não considerados nas equações de projeto, mas presentes no modelo ACM e as aproximações feitas nos cálculos da impedância de entrada mostrada no apêndice A. O parâmetro S11 traz a mesma informação que a impedância de entrada porém em RF é usual analisá-lo. Portanto esse parâmetro pode ser determinado através das condições de um casamento entre a impedância de entrada do circuito com a impedância característica da linha de transmissão, ou seja, o parâmetro S11 é o coeficiente de reflexão de entrada do circuito, dado por [28]: S11 = τ in = Z in − Z 0 Z in + Z 0 (4.2.1) onde Zin é a impedância terminal da linha e Z0 é a impedância característica da linha de transmissão. Supondo que a impedância característica da linha é igual a 50 Ω. Pode-se determinar o parâmetro S11 para o LNA. Como o valor da impedância de entrada LNA é fornecido pelo simulador, basta aplicar a equação (4.2.1) para determinar o coeficiente de reflexão de entrada simulado. A figura 4.8 mostra o módulo e fase do parâmetro S11 para este LNA mostrando as pequenas diferenças de valores que ocorrem devido a haver uma pequena diferença entre a impedância de entrada calculada e simulada, o que já foi justificado. 62 M odulo da Im pedâ nc ia de E ntrada em ohm s 220 calc ulada sim ulada 200 180 160 140 120 100 80 60 40 0.5 0.6 0.7 0.8 0.9 1 1.1 frequê ncia em GHz 1.2 1.3 1.4 1.5 (a) 80 c alc ulada s im ulada Fase da Im pedâ ncia de E ntrada em graus 60 40 20 0 -20 -40 -60 -80 0.5 0.6 0.7 0.8 0.9 1 1.1 frequê nc ia em GHz 1.2 1.3 1.4 1.5 (b) Fig 4.7 - Simulações do módulo e da fase da Impedância de Entrada para um LNA de freqüência de 1GHz com W/L =5000 e if=10, valores calculados e simulados. 63 0.9 c alc ulado s im ulado 0.8 0.7 0.6 |S 11| 0.5 0.4 0.3 0.2 0.1 0 0.5 0.6 0.7 0.8 0.9 1 1.1 frequê nc ia em GHz 1.2 1.3 1.4 1.5 (a) 150 c alc ulado s im ulado 100 Fas e de S 11 50 0 -50 -100 -150 0.5 0.6 0.7 0.8 0.9 1 1.1 frequê nc ia em GHz 1.2 1.3 1.4 1.5 (b) Fig 4.8. (a) Modulo de S11x freqüência para LNA de 1 GHz com W/L =5000 e if=10, valores calculados e simulados. (b) Fase de S11x freqüência para LNA de 1 GHz com W/L =5000 e if=10, valores calculados e simulados. 64 4.2.2.2 – Verificação da Figura de Ruído: O próximo passo é a determinação da figura de ruído simulada e compará-la com o valor calculado. A figura de ruído simulada é determinada através da equação (3.4.1), visto que o simulador SMASH [13] fornece apenas as densidades espectrais de ruído na saída e essas referidas à entrada como mostra a figura 4.9. SMASH 4.03 ; N ois e analys is ; C :\Meus docum entos \VIR GIN IA\Mes trado\D is s ertação\Outubro de 2003\lna1ghz-if=10.ns x ; s ingle ; 23/11/103 ; 100MEG 200MEG 300MEG 1G 2G 3G 4G 5G 6G 7G 8G IN OISE ON OISE Scaling: 36n 32n 28n 24n 20n 16n 12n 8n 4n 0 Freqüência em GHz Fig 4.9. Simulações das Densidades Espectrais de Ruído na entrada e na saída de um LNA (V2/Hz) com freqüência central de 1GHz. Listando os valores do gráfico da figura 4.10 e usando a definição de fator de ruído, determina-se a figura de ruído simulada que pode ser vista na figura 4.10. É importante lembrar que o modelo ACM implementado no simulador SMASH leva em conta apenas o ruído térmico do canal, portanto a figura de ruído na freqüência de ressonância será menor do que a figura de ruído calculada pela equação (3.4.25). A figura 4.10 mostra a figura de ruído simulada, a figura de ruído calculada considerando apenas o ruído do canal e a figura de ruído calculada considerando o ruído induzido na porta. 65 6 s em ruido induzido na porta c om ruido induzido na porta s im ulada Figura de Ruí do em dB 5 4 3 2 1 0 0.5 0.6 0.7 0.8 0.9 1 1.1 frequê ncia em GHz 1.2 1.3 1.4 1.5 Fig 4.10 – Comparações entre a figura de ruído simulada com as figura de ruído calculadas sem e com o ruído induzido na porta para o LNA de 1GHz com W/L =5000 e if=10 As densidades espectrais determinadas pelo simulador SMASH não levam em consideração o ruído induzido da porta, portanto a figura de ruído simulada será menor do que a figura de ruído calculada. 4.2.2.3 – Verificação da linearidade: Um modo para encontrar IP3 e P1-dB é através da simulação transiente na qual dois sinais de entradas senoidais de amplitudes iguais e freqüências bem próximas são introduzidas no amplificador. Os produtos de intermodulação de terceira ordem do espectro de saída são comparados com o termo fundamental, ou seja, verifica o quanto amplitude de entrada varia como ponto interceptado. Embora pareça simples, há várias dificuldades práticas com o método. Primeiro, se os produtos de distorção forem de várias ordens de grandezas menor que as condições fundamentais, o ruído numérico do simulador pode dominar a saída facilmente a menos que 66 sejam impostas tolerâncias excepcionalmente apertadas. Uma consideração próxima seria fazer com que os intervalos de tempo fossem espaçados igualmente e pequenos o suficiente para não introduzirem erros no espectro de saída. Quando estas condições forem satisfeitas, as simulações executadas serão bastante lentas e gerarão arquivos de saída grandes. As equações (3.1.2) e (3.1.4) fornecem expressões simples para o IP3 e P1-dB, em termos da relação de dois coeficientes de séries de potência, o que sugere um método alternativo que poderia ser satisfatório. Como estes coeficientes dificilmente serão fornecidos diretamente, deve-se criar uma maneira direta para determiná-los se a expressão analítica da característica de transferência estiver disponível. Mas se essa expressão não estiver disponível, há um procedimento extremamente simples que pode ser implementado em um simulador tipo SMASH que permite uma rápida estimação do IP3 e P1-dB. Esta técnica chama-se Método dos Três Pontos [18], consiste no fato de que se conhecer o ganho incremental em três amplitudes de entrada diferentes, pode-se determinar os três coeficientes c1, c2 e c3, das equações (3.1.1) a (3.1.4). Para determinar o método de três pontos, o sinal de saída pode ser expandido em série relacionando a entrada com a saída, com mostrou a equação (3.1.1). O ganho incremental (transcondutância) é a derivada dessa equação: g (v ) ≈ c1 + 2c 2 v + 3c3 v 2 (4.2.3) Apesar três valores quaisquer de tensão v bastarem em princípio, é particularmente conveniente utilizar os pontos 0, V, -V onde as tensões são vistas como divergências da polarização DC. Com essas escolhas obtém-se as seguintes expressões de ganho incremental. g (0 ) ≈ c1 (4.2.4) g (V ) ≈ c1 + 2c 2V + 3c3V 2 (4.2.5) g (− V ) ≈ c1 − 2c 2V + 3c3V 2 (4.2.6) Resolvendo os coeficientes tem-se: c1 = g (0) 67 (4.2.7) c2 = g (V ) − g (− V ) 4V (4.2.8) c3 = g (V ) + g (− V ) − 2 g (0 ) 6V 2 (4.2.9) Substituindo em (3.1.2) estas três equações anteriores para os coeficientes fornece a expressão requerida para IIP3 em termos dos três ganhos incrementais. IIP3 = 4V 2 g (0) Rs g (V ) + g (− V ) − 2 g (0) (4.2.10) Da mesma forma, também se pode determinar P1-dB referido à entrada, basta substituir as equações (4.2.7) e (4.2.9) em (3.6.4): P1− dB = 0 ,435 V2 g (0 ) ⋅ Rs g (V ) + g (− V ) − 2 g (0) (4.2.11) Achar IIP3 com a equação (4.2.10) e P1-dB com a equação (4.2.11) é muito mais rápido que por simulação transiente porque determinar os ganhos incrementais envolve um pequeno cálculo para o simulador. O método de três pontos é valioso para determinar IIP3 e P1-dB nas fases preliminares de um projeto. É importante observar que o ponto de tensão zero é o valor da tensão de polarização do circuito e que os demais pontos são o valor da tensão de polarização acrescido de um ∆ positivo ou negativo. Para implementar o método de três pontos [18] no SMASH [13] faz-se necessário realizar algumas modificações nos arquivos (.nsx e .pat), mostradas no apêndice E, de forma que se possa obter os coeficientes da expansão em série que relaciona a entrada com a saída. A primeira simulação tem o intuito de traçar a curva AC da magnitude do sinal no nó de saída do LNA. Em seguida, são determinados os valores das transcondutâncias, gm, para os três valores de tensão, 485mV, 495mV e 505mV. Os três valores obtidos, gm1= 51,831 mS, gm2=62,322 mS e gm3=57,027 mS, os quais devem ser respectivamente substituídos nas variáveis g(-V), g(0) e g(V) da equação (4.2.10), também o valor de Rs=50 Ω, determinando assim o IIP3 e na equação (4.2.11) determinando o ponto de compressão de 1 dB. 68 Assim tem-se que para o LNA de 1GHz projetado o IP3 referido à entrada é –15,01 dBm e ponto de compressão de 1dB também referido a entrada é -24,64 dBm. Segundo [26], o ponto de compressão de 1dB referido à entrada ocorre entre –20 a –25 dBm em amplificadores RF típicos. 4.3- Projeto de um LNA para 2,5GHz: 4.3.1 Determinação dos Valores para o Projeto: 4.3.1.1- Escolha do grau de inversão: Fazendo as considerações escritas no item 4.1.1, quando a freqüência de operação do LNA for igual a 2,5 GHz, pode–se determinar o nível de inversão através do gráfico da figura 4.11. Neste caso, escolheu-se id=35. 10 9 8 7 wt/wo 6 5 4 3 2 1 0 0 10 1 10 grau de inversã o Fig 4.11- Relação entre ωT/ω0 versus if para ω0= 5πGrad/s com L=0,35 µm. 69 10 2 4.3.1.2- Escolha dos indutores para um casamento de impedância e da largura do canal dos transistores: Decidido o grau de inversão, pode-se escolher os indutores para um casamento de impedância de entrada. O indutor Ls é determinado através da equação (3.3.10), sendo que Ls = 0,7 nH. O indutor Lg como foi explicado anteriormente depende da largura do canal e é determinado através da equação (3.3.11) A largura do canal para este LNA é escolhida de forma que a figura de ruído seja menor que 2dB e que o indutor da porta Lg possa ser integrado no chip. Portanto através da tabela 4.4 e do gráfico das figuras 4.12 e 4.13, determinou-se esta largura e o valor de Lg. Tabela 4.4-Parâmetros de Projeto para LNA de 2,5 GHz quando id =35 W/L W Lg NF ID PD 1000 350 µm 11,36 nH 1,51 dB 2,8 mA 6,9 mW 1500 525 µm 7,57 nH 1,40 dB 4,1 mA 10,4 mW 2000 750 µm 5,68 nH 1,42 dB 5,5 mA 13,8 mW 2500 875 µm 4,54 nH 1,50 dB 6,9 mA 17,3 mW 3000 1225 µm 3,79 nH 1,59 dB 8,3 mA 20,7 mW 3500 1225 µm 3,25 nH 1,70 dB 9,7 mA 24,2 mW 4000 1400 µm 2,84 nH 1,81 dB 11,0 mA 27,6 mW 4500 1575 µm 2,52 nH 1,93 dB 12,4 mA 31,1 mW 5000 1750 µm 2,27 nH 2,06 dB 13,8 mA 34,5 mW 5500 1975 µm 2,07 nH 2,18 dB 15,2 mA 38 mW 6000 2100 µm 1,89 nH 2,31 dB 16,6 mA 41,4 mW 70 25 Indutor de P orta Lg em nH 20 15 10 5 0 500 1000 1500 2000 2500 3000 3500 4000 largura do canal/c om prim ento do canal - W /L 4500 5000 Fig 4.12- Indutor da Porta Lg versus W/L com uma freqüência de ressonância de 2,5 GHz para if =35 2.2 2.1 Figura de Ruí do em dB 2 1.9 1.8 1.7 1.6 1.5 1.4 500 1000 1500 2000 2500 3000 3500 4000 largura do canal/c om prim ento do canal - W /L 4500 5000 Fig 4.13- Figura de Ruído NF versus W/L com uma freqüência de 2,5 GHz para if =35 71 Neste exemplo, a relação W/L que produz a menor figura de ruído segundo a figura 4.13 é a relação escolhida, visto que esta relação de W/L=1500 permite que o indutor Lg seja integrado no chip, possuindo um valor próximo de 8nH (7,6nH). 4.3.1.3- Escolha do indutor do dreno Ld: Considerando que a soma das capacitâncias seja 1,5 pF e que a resistência de enrolamento seja 14 Ω, o indutor Ld é 2,5nH. Neste caso o indutor do dreno, mesmo sendo pequeno, fica fora do “chip”. O valor exato desse indutor depende da capacitância no nó de saída e da carga do próximo estágio. Portanto, seu valor neste trabalho é colocado apenas para realizar a simulação. Usando as equações (3.3.10), (3.3.11),(3.4.25),(3.5.1) e (3.5.2), pode-se montar a tabela 4.5. Tabela 4.5- Parâmetros Escolhidos para o Projeto do LNA de 2,5 GHz W/L W Ls Lg Ld ID RS 1500 525 µm 0,7 nH 7,6 nH 2,5 nH 4,1 mA 50Ω 4.3.2 Verificação do Projeto por simulação: O circuito simulado no SMASH é o mesmo da figura 4.4, porém a polarização é modificada para 619 mV. A determinação do valor dessa polarização também foi utilizando os circuitos da figura 4.4 e 4.5. Os valores dos indutores são especificados na tabela 45. A simulação do ganho em dB realizada no SMASH pode ser vista na figura 4.14. 72 4.3.2.1- Verificação da Impedância de Entrada e Ganho: SMASH 4 .0 3 ; Sm all s ign al a na lys is ; C :\Meu s do cum en to s \VIR GIN IA\Mes tra do \D is s e rta ção \Outub ro de 2 00 3\ln a2 ,5 gh z.ns x ; s ing le ; 2 /3 /1 0 4 ; 3 00 MEG 1G 2G 3G 4G 5G 6G 7G 8G 1 0G Sca ling : 2 0d B VD B(2 ) 1 5d B 1 0d B 5 dB 0 dB -5 dB -1 0d B -1 5d B -2 0d B -2 5d B -3 0d B -3 5d B -4 0d B -4 5d B -5 0d B -5 5d B -6 0d B -6 5d B Freqüência em GHz Fig 4.14. Simulação do ganho em dB de um LNA de freqüência de 2.5GHz. Nos gráficos da figura 4.15, pode-se comparar os valores calculados e simulados do módulo e da fase da impedância de entrada do LNA de 2,5GHz, note que também existem diferenças entre os valores calculados e simulados como no LNA de 1GHz. Isto, também se deve ao fato das aproximações nos cálculos da impedância de entrada. O parâmetro S11 do LNA de 2,5GHz é verificado através do coeficiente de reflexão de entrada escrito na equação 4.2.1, supondo, novamente, que a impedância característica da linha é igual a 50 Ω. A figura 4.16 mostra o módulo e fase do parâmetro S11 para este LNA. 73 M odulo da Im pedâ nc ia de E ntrada em ohm s 85 c alc ulada s im ulada 80 75 70 65 60 55 50 45 2 2.1 2.2 2.3 2.4 2.5 2.6 frequê nc ia em GHz 2.7 2.8 2.9 3 (a) 60 Fas e da Im pedâ nc ia de E ntrada em graus c alc ulada s im ulada 40 20 0 -20 -40 -60 2 2.1 2.2 2.3 2.4 2.5 2.6 frequê nc ia em GHz 2.7 2.8 2.9 3 (b) Fig 4.15 – (a) Simulações do Módulo da Impedância de Entrada para um LNA de freqüência de 2,5GHz calculado e simulado. (b) Simulações da Fase da Impedância de Entrada para um LNA de freqüência de 2.5GHz 74 0.7 calculado sim ulado 0.6 0.5 |S11| 0.4 0.3 0.2 0.1 0 2 2.1 2.2 2.3 2.4 2.5 2.6 frequê ncia em GHz 2.7 2.8 2.9 3 (a) 200 calculado sim ulado 150 Fas e de S11 100 50 0 -50 -100 -150 2 2.1 2.2 2.3 2.4 2.5 2.6 frequê ncia em GHz 2.7 2.8 2.9 3 (b) Fig 4.16. (a) Modulo de S11x freqüência para LNA de 2,5 GHz com W/L =1500 e if=35, valores calculados e simulados. (b) Fase de S11x freqüência para LNA de 2,5 GHz com W/L =1500 e if=35, valores calculados e simulados. 75 4.3.2.2 - Figura de Ruído: As densidades espectrais de ruído referida à saída e à entrada (V2/Hz) do LNA de 2,5 GHz simulado é mostrado na figura 4.17. SMASH 4.03 ; N ois e analys is ; C :\Meus docum entos \VIR GIN IA\Mes trado\D is s ertação\Outubro de 2003\lna2,5ghz.ns x ; s ingle ; 14/12/103 ; 18:0 300MEG 1G 2G 3G 4G 5G 6G 7G 8G 10G Scaling: IN OISE ON OISE 8.5n 8n 7.5n 7n 6.5n 6n 5.5n 5n 4.5n 4n 3.5n 3n 2.5n 2n 1.5n 1n 500p 0 -500p Freqüência em GHz Fig 4.17. Simulações do Ruído na saída e referido à saída de um LNA de 2,5GHz. 3 sem ruido induz ido na porta com ruido induz ido na porta sim ulada Figura de Ruí do em dB 2.5 2 1.5 1 0.5 0 2 2.1 2.2 2.3 2.4 2.5 2.6 frequê nc ia em GHz 2.7 2.8 2.9 3 Fig 4.18 – Comparações entre a figura de ruído simulada com as figura de ruído calculadas sem e com o ruído induzido na porta. 76 A figura 4.18 mostra a figura de ruído simulada (que desconsidera o ruído induzido na porta), a figura de ruído calculada considerando apenas o ruído do dreno, e a figura de ruído calculada considerando o ruído induzido na porta. 4.3.2.3 – Linearidade do LNA: Aplicando o método de três pontos [18], pode-se verificar a linearidade deste LNA de 2,5 GHz. Os valores dos coeficientes da expansão em série que relaciona a entrada com a saída truncada na terceira ordem são obtidos através de valores de tensões 609mV, 619mV e 629mV. Os três valores obtidos gm1=34,39 mS, gm2=33,15 mS e gm3=36,11 mS, devem ser respectivamente substituídos nas variáveis g(-V), g(0) e g(V) da equação (4.2.10) e da equação (4.2.11), também o valor de Rs=50 Ω, determinando assim o IP3 e o ponto de compressão de 1dB referidos à entrada. Assim tem-se que para o LNA projetado o IIP3 na entrada é -12,25 dBm e ponto de compressão de 1dB também referido à entrada é -21,90 dBm. Através desses dois projetos mostrou-se que a metodologia desenvolvida é viável, os valores calculados ficam próximos dos valores simulados. As simulações mostram que é possível projetar amplificadores de baixo ruído, com transistores MOS operando na inversão moderada, usando indutores possíveis de serem integrados, para realizar o casamento de impedância. A linearidade foi degradada pelo fato de se mover o ponto operacional para níveis baixos inversão. Pode-se obter uma linearidade melhor, aumentando o nível de inversão. A metodologia se baseia no fato dos amplificadores de baixo ruído terem seu desempenho dependente fundamentalmente do regime de inversão em que os transistores MOS operam. 4.4 – Layout dos amplificadores de baixo ruído projetados: A última etapa de qualquer projeto é o layout do circuito integrado, onde são definidos os parâmetros a serem enviados para a fabricação. O layout consiste em desenhar com o auxílio de um software de CAD as máscaras das camadas utilizadas no processo de fabricação do circuito integrado. 77 De acordo com o processo de fabricação do circuito integrado, cada fabricante define as regras de layout vinculadas a esse processo. Ao conjunto dessas regras dá se o nome de arquivo de tecnologia que determina basicamente as distâncias mínimas entre as camadas diferentes e suas dimensões mínimas. As camadas desenhadas seguem as dimensões projetadas nos circuitos dos amplificadores de baixo ruído de 1GHz e 2,5GHz e também, obedecem às regras de tecnologia definidas pelo fabricante, a TSM (Taiwan Semiconductor Manufacturing Company). Como a relação ‘W/L’ é muito elevada tanto para o LNA de 1GHz como para o LNA de 2,5GHz, empregou-se uma técnica de layout conhecida como multifinger, que consiste em quebrar o transistor original em vários outros transistores em paralelo. Assim, além de economizar área, reduz o ruído térmico. A melhor técnica para o layout de indutores integrados ainda é muito discutida. Existem diversas estruturas geométricas para construir–se um indutor, como em forma de hexágono e octógono. Nesse layout, usou-se a mais simples, o indutor de quatro lados. Portanto, foram construídos os dois amplificadores de baixo ruído projetados anteriormente. A figura 4.19 apresenta os layout’s do LNA de 1GHz e de 2,5 GHz. 78 LNA com Buffer de saída para o LNA de 1GHz LNA com Buffer de saída para o LNA de 2,5GHz LNA de 2,5GHz LNA de 1GHz Fig. 4.19 – Layout do circuito integrado contendo os amplificadores baixo ruído 1GHz e 2,5GHz. 79 Capítulo 5: Conclusão Uma metodologia de projeto foi desenvolvida visando à implementação de amplificador de baixo ruído em banda estreita com uma baixa tensão de alimentação, um baixo consumo de potência e uma baixa figura de ruído. Para isto, um modelo de transistor MOS válido em todos os regimes de operação foi empregado, facilitando a análise e o projeto uma vez que permitiu o tratamento das regiões de uma forma contínua. As diversas fontes de ruído do transistor MOS em RF foram descritas, inclusive o ruído induzido na porta devido ao acoplamento capacitivo da fonte de ruído local no canal para a porta, analisando seu efeito na figura de ruído do LNA. Neste trabalho, conclui-se que os amplificadores de baixo ruído têm seu desempenho dependente fundamentalmente do regime de inversão em que os transistores operam; sendo projetados a partir da escolha do nível de inversão para uma determinada freqüência de operação. Tendo definido o nível de inversão, mostrou-se como se pode determinar os indutores para obter um bom casamento de impedância de entrada, através de equações analíticas. Na determinação da impedância de entrada foi considerada a capacitância Cgb, a qual sempre foi desconsiderada em trabalhos anteriores por estarem trabalhando na região de inversão forte. Com o nível de inversão determinado, a largura do canal dos transistores do LNA foi obtida pela região de valores mínimos da figura de ruído, desde que essa largura não torne o indutor da porta Lg muito elevado, de forma a viabilizar sua integração na pastilha. Portanto, há um grau de liberdade permitindo que um bom desempenho do ruído seja obtido simultaneamente com um bom casamento de impedância de entrada. A linearidade do LNA foi analisada através do método dos três pontos, a qual ficou dentro dos limites de IIP3 e ponto de compressão de 1dB referidos à entrada estabelecidos segundo [26]. Mostrou-se que quando se move o ponto operacional de um LNA para níveis de inversão mais baixos, a linearidade do amplificador pode ser degradada; porque em níveis baixos de tensão de polarização a característica ID-VG muda para uma função exponencial. 80 Neste trabalho, exigiu-se que as freqüências operacionais estivessem distantes da freqüência de corte intrínseca fT dos transistores MOS, para não prejudicar o ganho de tensão do LNA e nem a sua linearidade; podendo-se aplicar o modelo de transistor quasiestático. Notou-se como é vantajoso mover o ponto de operação dos amplificadores de baixo de ruído da inversão forte para a inversão moderada, aumentando relação gm/ID tornando os campos elétricos no transistor menores, evitando os efeitos dos elétrons quentes. Conclui-se que polarizar o LNA na inversão moderada é adequado para o uso de baixas tensões de alimentação, além de representar um bom compromisso entre consumo de potência, ruído, ganho, e linearidade do LNA. As simulações mostram que é possível projetar amplificadores de baixo ruído, com transistores MOS operando, na inversão moderada, com indutores possíveis de serem integrados, para realizar o casamento de impedância, com consumo de potência reduzido, com uma boa figura de ruído, colocando a linearidade próxima do limite. Propôs-se uma metodologia de projeto para um LNA através da escolha do nível de inversão dos transistores MOS da configuração cascode com degeneração indutiva na fonte. Realizou-se algumas implementações, onde se pode avaliar e simular diversos projetos. Os resultados teóricos e obtidos por simulação permitem concluir que a técnica desenvolvida é viável. Como continuidade do trabalho, propõe-se a implementação de um modelo para o ruído induzido na porta do transistor MOS no simulador SMASH, modelos mais reais para os indutores, estudo do modelo não linear em alta freqüência, a análise dos efeitos de canal curto para o LNA e das freqüências operacionais próximas à freqüência de transição fT do transistor. 81 Apêndices Os apêndices foram dispostos em uma maneira seqüencial em relação à metodologia do projeto do amplificador de baixo ruído. 82 Apêndice A: Cálculo da Impedância de Entrada do LNA Para determinar a impedância de entrada do LNA, deve-se considerar o circuito da figura A-1. Nesta figura a capacitância Cgb foi considerada. Lg Zin + Vgb - Cgb Cgs + Vgs - gmsVsb gmVgb + Vsb - Ls Fig A-1- Modelo de pequenos sinais para o estágio de entrada Incialmente, deve-se determinar a admitância de entrada sem a capacitância Cgb e o indutor Lg. + Cgb Vgb + Vgs - gmsVsb + Vsb - Ls _ gmVgb Fig A-2 - Modelo de pequenos sinais para o estágio de entrada excluindo Lg e Cgb A tensão Vgb é dada por: Vgb = Na saturação g m = Ii + jω Ls ⋅ I i + jω Ls ( g mVgb − g msVsb ) jωCgs (A-1) g ms , então: n Vgb = Ii g + jω Ls ⋅ I i + jω Ls ms Vgb − g msVsb jωCgs n Vgb Ii Vgb = + jω Ls ⋅ I i + jω Ls g ms − Vsb jωCgs n 83 (A-2) Utilizando o circuito da figura A-2, pode-se dizer que Vsb é dada por: Vsb = Vgb − Ii jωCgs (A-3) Substituindo (A-3) em (A-2), tem-se: Vgb = V Ii Ii + jω Ls ⋅ I i + jω Ls g ms gb − Vgb + n jωCgs jωC gs (A-4) Logo, admitância de entrada sem capacitância Cgb e o indutor Lg é dada por: Yi1 = Ii = Vgb 1 + jω Ls g m ( n − 1) Lg 1 + jω Ls + s ms jωCgs Cgs (A-5) Fazendo algumas manipulações para determinar a condutância e a suceptância de Yi1 e multiplicando o numerador e denominador pelo conjugado, tem-se: Yi1 = [ ( 2 n −1 ω 2 Ls C gs g m [1 − ω 2 Ls C gs (n − 1)] + jωC gs 1 + ω 2 Ls C gs + ω 2 L2s g ms n (1 − ω 2 Ls C gs ) + (ωL g ) )] 2 s (A-6) ms Pode-se fazer algumas aproximações na expressão de Yi1, primeiramente analisando a denominador e posteriormente analisando o numerador. No denominador tem-se: (1 − ω 2 Ls C gs ) + (ωL g ) 2 No numerador: s ms 2 2 ≈ 1 visto que ω 2 Ls C gs << 1 e (ωLs g ms ) << 1 ( 2 n −1 1 − ω 2 Ls C gs + ω 2 L2s g ms n ) ≈ 1 visto que ω L C 2 s gs ( 2 2 2 << 1 e ω Ls g ms n − 1 n ) << 1 Portanto: Yi1 = ω 2 Ls C gs g m + jωC gs (A-7) Assim, a admitância da figura A-2 é formada por uma condutância Gi1 = ω 2 Ls C gs g m e por uma suceptância Bi1 = jωC gs , Portanto pode-se substituir no circuito da figura A-1 a admitância calculada da figura A-2 por uma resistência em paralelo com uma capacitância, como é mostrado na figura A-3. 84 Figura A-3- Circuito equivalente da figura A-1 onde R= 1 ω Ls C gs g m (A-8) 2 A impedância equivalente do circuito da figura A-3 é a impedância de entrada do LNA, a qual é formada pela resistência R em paralelo com a capacitância C = C gs + C gb , isto em série com uma Lg. Portanto: [ ( Lg − R 2 C 1 − ω 2 Lg C R + jω Zi = 1 + ω 2 R 2C 2 1 + ω 2 R 2C 2 )] (A-9) Assim tem-se: 1 ω Ls C gs g m 2 Ri = 1 1+ω 2 2 ω L C g s gs m 1 Admitindo que ω 2 2 ω L C g s gs m 2 ⋅ (C gs + C gb )2 (A-10) 2 ⋅ (C gs + C gb )2 >> 1 então: Ri = Lsω T ⋅ (C C gs gs + C gb ) (A-11) Para o casamento de impedância na entrada do LNA deve-se ter Rin = Rs e Xin = 0. Da condição, Rin = Rs, vem: Ls = Rs ωT ⋅ (C gs + C gb ) C gs 85 (A-12) Da condição Xin = 0 vem: R 2C Lg = 1 + ω 2 R 2C 2 (A-13) Substituindo as equações de R e C na equação (A-13), tem-se: Lg = 1 2 ω L C g s gs m 2 (C gb + C gs ) 1 1+ω 2 2 ω L C g s gs m 1 Novamente admitindo que ω 2 ω L C g s gs m 2 Lg = 1 2 ω L C g s gs m 2 ⋅ (C gs + C gb )2 >> 1 então: 2 (C gb + C gs ) 1 ω2 2 ω L C g s gs m (A-14) 2 (C gb + C gs )2 2 (C gb + C gs )2 86 = 1 ω (C gb + C gs ) 2 (A-15) Apêndice B: Cálculo da Transcondutância do LNA Para determinar a transcondutância do LNA, utilizamos o circuito abaixo: + RS Lg + Vgb - Vin gmsVsb Cgb Cgs + Vsb - - gmVgb Ls (a) Vin (b) Figura B-1– (a) Circuito Equivalente de pequenos sinais do LNA com fonte de ruído, (b) Circuito Equivalente de pequenos sinais do LNA com fonte de ruído externa. Na figura B-1(b) é visto que a corrente de saída será I 0 = YmV x , mas da figura B-1 (a) sabe-se que I 0 = g mV gb − g msVsb , portanto YmV x = g mV gb − g msVsb , então deve-se determinar uma relação entre Vgb e Vsb para poder calcular a transcondutância do LNA. Sendo assim, tem-se: Vsb = jωLs (V gs ⋅ jωC gs ) + jωLs (g mV gb − g msVsb ) Vsb = V gb − Vsb (B-1) (B-2) Resolvendo as equações (B-1) e (B-2) tem-se: Vsb = g m + jωC gs jωLs ⋅ 1 + g ms + jωC gs ⋅ j L ω s 87 V gb (B-3) Substituindo a equação (B-3) na equação da transcondutância do LNA, tem-se que: g m + jωC gs V gb YmV x = g mV gb − g ms 1 + g ms + jωC gs V x jωLs (B-4) Colocando gm em evidência, tem-se: ( ) 1 − ω 2 L C (n − 2 ) − ω 4 L2 C 2 (n − 1) + jωL g 1 − ω 2 L C (n − 1) V s gs s gs s ms s gs gb Ym = g m 2 2 Vx 1 − ω 2 Ls C gs + ω 2 L2s g ms ( ) (B-5) Pode-se fazer algumas aproximações na expressão de Ym, primeiramente analisando a denominador e posteriormente analisando o denominador. No denominador tem-se: (1 − ω 2 Ls C gs ) + (ωL g ) 2 s 2 ms 2 ≈ 1 desde que ω 2 Ls C gs << 1 e (ωLs g ms ) << 1 No numerador tem-se: ( ) ω 2 Ls C gs (n − 1) << 1 então jωLs g ms 1 − ω 2 Ls C gs (n − 1) ≈ jωLs g ms ω 2 Ls C gs (n − 2) << 1 e ω 4 L2s C gs2 (n − 1) << 1 então [1 − ω 2 Ls C gs (n − 2) − ω 4 L2s C gs2 (n − 1)] ≈ 1 Assim: Ym = g m (1 + jωLs g ms ) V gb (B-6) Vx Através dos cálculos na impedância de entrada apresenta no apêndice A sabe-se, através da equação (A-7) que: Ii = ω 2 Ls C gs g m + jω (C gs + C gb ) V gb (B-7) Então: V gb Ii = ω 2 Ls C gs g m − jω (C gs + C gb ) (ω ( 2 Admitindo-se que ω 2 Ls C gs g m V gb Ii ≈ Ls C gs g m ) + ω 2 ) 2 2 (C gs + C gb ) 2 (B-8) << ω 2 (C gs + C gb ) , então: 2 ω 2 Ls C gs g m − jω (C gs + C gb ) ω 2 (C gs + C gb )2 Resolvendo a equação (B-9) 88 (B-9) V gb Ii ≈ C gs Ls g m 1 + (C gs + C gb ) (C gs + C gb ) jω (C gs + C gb ) Da equação (2.1.8) sabe-se que ω T = V gb Ii ≈ Ls ω T (B-10) gm (C gs + C gb ) , portanto: (C C gs gs + C gb ) 1 + jω (C gs + C gb ) (B-11) Para determinar a transcondutância do LNA precisa-se conhecer a relação entre Vgb e Vx. Vin = Z in I in (B-12) Na condição de casamento, tem-se que Z in = Rin , onde Rin=Rs+Ri então: Rin = Rs + Lsω T ⋅ (C C gs gs + C gb ) (B-13) Colocando Rs em evidência, tem-se: ω L C gs Rin = Rs ⋅ 1 + T s ⋅ Rs (C gs + C gb ) (B-14) Assim: V gb V gb Vin = I in = Vin I in Ls ω T (C C gs gs + C gb ) + 1 jω (C gs + C gb ) ω L C gs Rs ⋅ 1 + T s ⋅ Rs (C gs + C gb ) (B-15) Admitindo que a parte real Vgb/Vin é bem menor que a sua parte imaginária, portanto no o módulo Vgb/Vin se deve praticamente do termo imaginário. Logo pode-se considerar que Vgb/Vin é: V gb Vin Como Ym = g m (1 + jωLs g ms ) ≈ V gb Vx 1 jω (C gs + C gb ) e ωT = ⋅ 1 ω L C gs R s ⋅ 1 + T s ⋅ R s (C gs + C gb ) gm , então: ( Cgs + Cgb ) 89 (B-16) Ym = Como o 1 + Ls g ms jω que 2 ωT 1 ⋅ + Ls g ms ω L jω C gs Rs ⋅ 1 + T s ⋅ Rs (C gs + C gb ) interessa é o módulo 2 1 + ω 2 L2s g ms 1 2 2 = 2 + Ls g ms = ω2 ω Ym 2 = de Ym, (B-17) e admitindo que 2 , como ω 2 L2s g ms << 1 então: ω T2 ω L C gs ω R ⋅ 1 + T s ⋅ Rs (C gs + C gb ) 2 2 2 s 90 (B-18) Apêndice C: Análise dos efeitos de ruído térmico na saída de um LNA Deve-se analisar um circuito fonte comum, mostrado na figura C-1: C-1 –Configuração Fonte Comum O modelo de pequenos sinais do circuito da figura C-1 é mostrado na figura C-2: RS + Vin + Vgb - + Cgs Vgs - Cgb gmsVsb C-2 –Modelo de Pequenos Sinais do Configuração Fonte Comum. A densidade espectral do ruído térmico é dada por: S id = 4kTg ms γ (C-1) onde γ = 2 1 + i f + 1 3 1 ( 1+ i f ) − 1 + 1 (C-2) A impedância de entrada seria sem a resistência da fonte Rs seria: Yi = jω (C gs + C gb ) ou 91 Zi = 1 jω (C gs + C gb ) (C-3) Considerando a resistência da fonte: Zi = 1 jω (C gs + C gb ) + Rs (C-4) Manipulando, tem-se: Zi = ω 2 (C gs + C gb )Rs − jω ω 2 (C gs + C gb ) (C-5) Assim a tensão Vgs é: V gs = Xc Rs2 + X c2 Vi (C-6) Admitindo que Xc<< Rs então: V gs ≈ Xc Vi Rs (C-7) A transcondutância de um circuito fonte comum é proporcional a transcondutância do dispositivo e a tensão Vgs, portanto: Gm = g m V gs Vi = gm ωT = jω (C gs + C gb )Rs jω R s (C-8) A densidade espectral de tensão do ruído do dreno é: S vd ω 2 Rs2 = S id ω T2 (C-9) Portanto a densidade espectral do amplificador de baixo ruído, mostrada na figura C-3, referida à saída é: 92 Figura C-3 – Amplificador de Baixo ruído em cascode S a ,id = S vd Gm = S id ω 2 Rs2 ω T2 ω T2 ω L C gs ω 2 Rs2 1 + T s ⋅ ( ) R C C + s gs gb 93 2 = S id ω T Ls C gs 1 + ⋅ ( ) R C C + s gs gb 2 (C-10) Apêndice D: Desempenho do Ruído do LNA na presença do Ruído Induzido na Porta Para avaliar o desempenho do ruído do LNA na presença do ruído induzido na porta, emprega-se o circuito da figura D-1. Neste circuito despreza-se o efeito da condutância do ruído induzido na porta Gng, assumindo que a impedância da porta é largamente capacitiva na freqüência de interesse, ou seja, que o ruído induzido na porta é um ruído branco. Figura D1 – Modelo de Pequenos Sinais revisado para o LNA para cálculos de ruído O ruído da porta pode ser subdividido em duas partes. A primeira Sig,c representa a parte que é correlacionada com o ruído do dreno. A segunda Sig,u representa a parte que é não correlacionada com o ruído do dreno. Com o modelo de pequenos sinais revisado, pode-se determinar o fator de ruído do LNA. Para analisar o circuito matematicamente, pode-se utilizar as equações escritas anteriormente para o ruído no dreno e as perdas resistivas. Entretanto, as amplitudes da parte correlacionada do ruído da porta e do ruído do dreno devem ser somadas juntas antes da soma das outras densidades de potência espectral. Fazendo isto temos um termo representando o efeito da combinação entre o ruído do dreno e a parte correlacionada do ruído da porta. S a ,ig g ,id (ω 0 ) = S a ,ig g (ω 0 ) + S a ,id (ω 0 ) + 2 c S a ,ig g (ω 0 ) ⋅ S a ,id (ω 0 ) 94 (D-1) S a ,id (ω 0 ) = 4kT ⋅ γ ⋅ g ms ω T Ls C gs ⋅ 1 + Rs (C gs + C gb ) (D-2) 2 S v g (ω 0 ) = 4kT ⋅ δ ⋅ rg rg = onde 4kTδ c S a ,ig c (ω 0 ) = 5 g ms (D-3) 1 5 ⋅ g ms 2 ⋅ (D-4) ω T2 ω L C gs ω 2 Rs2 1 + T s ⋅ Rs C gs + C gb Multiplicando (D-5) no numerador e no denominador por S a ,ig c (ω 0 ) = S a ,ig g Como 4kTδ c 5 g ms 2 ⋅ 2 (D-5) γ ⋅ g ms ⋅ tem-se: γ ⋅ g ms γ ⋅ g ms ω T Ls C gs γ ⋅ g ms 2 2 ⋅ ω Rs 1 + Rs C gs + C gb ω T2 2 (D-6) 2 δ c g m2 1 (ω 0 ) = ⋅ ⋅ 2 2 2 2 ω T Ls 5 ⋅ γ g ms ω 0 ⋅ Rs ⋅ (C gb + C gs ) C gs ⋅ 1 + Rs (C gs + C gb ) 4kT ⋅ γ ⋅ g ms (D-7) g m2 1 1 e QL2 = 2 , então: = 2 2 n g ms ω 0 ⋅ Rs ⋅ (C gb + C gs )2 S a ,ig g 2 δc 1 (ω 0 ) = ⋅ ⋅ QL2 2 2 5 ⋅ γ n ω T Ls C gs ⋅ 1 + Rs (C gs + C gb ) 4kT ⋅ γ ⋅ g ms (D-8) Substituindo D-8 e D-2 em D-1 tem-se: δ c 2 Q 2 δ QL L S a ,ig g ,id (ω 0 ) = c 1 2 + + ⋅ ⋅ 2 2 5 ⋅γ n ω T Ls 5 ⋅ γ n C gs ⋅ 1 + Rs (C gs + C gb ) 4kT ⋅ γ ⋅ g ms 95 (D-9) δ QL S a ,ig g ,id (ω 0 ) = c 1 + ⋅ 2 5 ⋅γ n ω T Ls C gs ⋅ 1 + Rs (C gs + C gb ) 4kT ⋅ γ ⋅ g ms 2 (D-10) Logo S a ,ig g ,id (ω 0 ) = 4kT ⋅ κ ⋅ γ ⋅ g ms ω T Ls C gs ⋅ 1 + Rs (C gs + C gb ) (D-11) 2 onde: 2 Q κ = 1 + c L n δ , 5γ ( 1+ i γ = 2 1 + i f + 1 3 QL = 1 ω 0 Rs (C gs + C gb ) 1 f (D-12) ) − 1 + 1 (D-13) (D-14) ou QL = ( ) 3n 1 + i f + 1 ( )( 2 ) ( ) 2 ω 0 Rs ⋅ C ⋅ W ⋅ L 2 1 + i f − 1 1 + i f + 2 + 3(n − 1) 1 + i f + 1 ' ox (D-15) O último termo do ruído é a contribuição da parte não correlacionada do ruído induzido na porta da porta. Esta contribuição tem a seguinte densidade potência espectral: ( 2 S a ,igu (ω 0 ) = 4kT ⋅ δ ⋅ 1 − c S a ,ig u (ω 0 ) = 4kT ⋅ δ ⋅ 1 − c 5 ⋅ g ms ( 5 ⋅ g ms )⋅ 2 ω T2 ω L C gs ω 2 Rs2 ⋅ 1 + T s ⋅ Rs (C gs + C gb ) )⋅ (D-16) 2 ω T2 ω L C gs ω 2 Rs2 ⋅ 1 + T s ⋅ Rs (C gs + C gb ) 96 2 ⋅ γ ⋅ g ms γ ⋅ g ms (D-17) S a ,ig u ( δ ⋅ 1− c (ω 0 ) = ⋅ 2 5γ ω T Ls C gs ⋅ 1 + Rs (C gs + C gb ) 4kT ⋅ γ ⋅ g ms S a ,ig u (ω 0 ) = 4kT ⋅ γ ⋅ g ms ω T Ls C gs ⋅ 1 + Rs (C gs + C gb ) 2 ⋅ 2 )⋅ g g 2 m 2 ms ⋅ ( QL2 δ 2 ⋅ ⋅ 1− c 2 n 5γ 1 ω R (C gs + C gb )2 2 ) 2 s (D-18) (D-19) Logo: S a ,ig u (ω 0 ) = 4kT ⋅ γ ⋅ ξ ⋅ g ms ω T Ls C gs ⋅ 1 + Rs (C gs + C gb ) (D-20) 2 onde ξ= ( ) δ 1 2 ⋅ 2 1 + c ⋅ QL2 5γ n (D-21) Observa-se que todas as contribuições de ruído pelo dispositivo M1 são proporcionais à contribuição do ruído do dreno. Logo, é conveniente definir a contribuição total de M1 como se segue: S a , M1 (ω 0 ) = 4kT ⋅ γ ⋅ χ ⋅ g ms ω T Ls C gs ⋅ 1 + Rs (C gs + C gb ) 2 (D-22) onde χ = κ +ξ = 1+ 2⋅ c ⋅ δ QL δ QL2 + ⋅ 5γ n 5γ n 2 (D-23) Com as equações acima, fica claro que o feito do ruído induzido na porta modifica a contribuição do ruído do dispositivo numa proporção de χ. Assim o fator de ruído será: F = 1+ Rl + R g Rs ω 2 + g ms ⋅ γ ⋅ χ ⋅ 02 ωT 97 (D-24) Note que g ms ⋅QL = n ⋅ g m ⋅ n ⋅ ωT 1 = ω 0 Rs (C gb + C gs ) ω 0 Rs (D-25) Pode-se expressar novamente o fator de ruído: F = 1+ Rl + R g Rs + n ⋅γ ⋅ χ QL 98 ω ⋅ 0 ωT (D-26) Apêndice E: Simulações dos LNA`s no SMASH LNA de 1GHz Para realizar a simulação do LNA de 1GHz foi necessário montar dois arquivos: primeiro o arquivo .nsx , onde descreve o circuito e suas ligações; o segundo o arquivo .pat, onde é escrito o modelo do transistor MOS, os valores da polarização DC, a faixa de freqüência que se deseja saber como o circuito comporta e os comandos para a determinação dos parâmetros. No exemplo do LNA de 1 GHz tem-se: Arquivo .nsx M1 M2 Lg Ls Rl Ld Rs C1 4 2 5 6 1 9 8 2 5 1 7 0 9 2 7 0 6 0 Acmn L=.35u W=1750u 4 0 Acmn L=.35u W=1750u 16.2n 1.64n 21.2 14n 50 1.5p Arquivo .pat .MODEL ACMn NMOS LEVEL=acm +TOX=7.7E-9 UO=4.035E2 PHI=0.862 +VTO=0.4655 GAMMA=0.619 SIGMA=502.6E-18 +THETA=5.219E-3 VMAX=1.178E5 XJ=3E-7 +pclm=6.831E-1 +PB=0.675 LD=4E-9 DW=-0.1E-6 VDD 1 0 2.5 VIN 8 0 495m AC 1 0 .AC DEC 100 100MEG 10G .DC VIN.Value 0 3.3 10m .NOISE V(2,0) VIN 10 .TRACE .TRACE .TRACE .TRACE AC AC AC NOISE {ZM = MAG(V(7)) / MAG(I(RS))} {ZF = PHASE(V(7)) - PHASE(I(RS))} VDB(2) INOISE ONOISE O método de três pontos é valioso para determinar IIP3 e P1dB nas fases preliminares de um projeto. 99 Para realizar a verificação da linearidade usando o método dos Três pontos descrito em [18] foi necessário fazer algumas modificações nos arquivos .nsx e pat no Simulador SMASH Arquivo .nsx M1 4 5 6 0 Acmn L=.35u W=1750u M2 2 1 4 0 Acmn L=.35u W=1750u Lg 5 7 16.2n Ls 6 0 1.64n Rl 1 9 21 Ld 9 2 14n Rs 10 8 50 C1 2 0 1.5p Cin 7 10 100p lin 7 11 1 Cout 2 12 100p Rlc 12 0 100k rout 2 12 1meg Arquivo .pat VDD 1 0 2.5 VIN 8 0 0 AC 1 0 Vbias 11 0 biasv .param biasv = 495m .param z = 505m .param y = 485m .AC DEC 100 100MEG 10G .TRACE AC {MAG(V2) = MAG(V(2))} * para realizar uma análise AC da magnitude do sinal no nó 2 .TRACE AC {GM = MAG(IN(M2.GM))} * para traçar o valor de Transcondutância, gm, na porta do MOSFET* .paramsweep biasv list z y 495m *realiza três vezes as análises AC acima, uma para cada valor de VBIAS determinados nas diretivas .param * Como os valores obtidos, basta fazer os cálculos descritos no capítulo 4. Usou-se o programa MatLab para realizar estes cálculos % Determinação do IIP3 e do Ponto de Compressão de 1 dB, usando o % o Metodo do Três Pontos, para um LNA de 1 GHz Rs =50; gm1=5.18309*10^(-2); %g(-V) gm2=6.23224*10^(-2); %g(0) gm3=5.70267*10^(-2); %g(V) V=10*10^(-3); % variação na tensão de polarização c1=gm2 c2=(gm3-gm1)/(4*V) c3=(gm3+gm1-(2*gm2))/(6*(V)^2) 100 %IIP3 em dBm IIP3= ((4*V^2)/Rs)*abs(gm2/(gm3+gm1-2*gm2)) IIP3dBm=10*log10((IIP3)*1000) % IP3 entrada em dBm %P1dB referido à entrada P1dB=0.145*abs(c1/c3)/(2*Rs); IP1dBm=10*log10((P1dB)*1000) % P1dB entrada em dBm Assim tem-se que o IIP3 (entrada) é -15,01 dBm e ponto de compressão de 1dB referido à entrada é –24,64 dBm. LNA de 2,5 GHz As simulações para o LNA de 2,5GHz foram semelhantes às simulações do LNA de 1GHz, com as devidas modificações nos arquivos .nsx e .pat. Arquivo .nsx M1 M2 Lg Ls Rl Ld Rs C1 4 2 5 6 1 9 8 2 5 1 7 0 9 2 7 0 6 0 Acmn L=.35u W=525u 4 0 Acmn L=.35u W=525u 7.6n .7n 14 2.5n 50 1.5p Arquivo .pat .MODEL ACMn NMOS LEVEL=acm +TOX=7.7E-9 UO=4.035E2 PHI=0.862 +VTO=0.4655 GAMMA=0.619 SIGMA=502.6E-18 +THETA=5.219E-3 VMAX=1.178E5 XJ=3E-7 +pclm=6.831E-1 +PB=0.675 LD=4E-9 DW=-0.1E-6 VDD 1 0 2.5 VIN 8 0 619m AC 1 0 .AC DEC 100 200MEG 20G .DC VIN.Value 0 3.3 10m .NOISE V(2,0) VIN 10 .TRACE .TRACE .TRACE .TRACE AC AC AC NOISE {ZMI = MAG(V(7)) / MAG(I(RS))} {ZFI = PHASE(V(7)) - PHASE(I(RS))} VDB(2) INOISE ONOISE Utiliza-se novamente, o método de três pontos para verificação da linearidade do amplificador, fazendo algumas modificações em seus arquivos. 101 Arquivo .nsx M1 4 5 6 0 Acmn L=.35u W=525u M2 2 1 4 0 Acmn L=.35u W=525u Lg 5 7 7.6n Ls 6 0 0.7n Rl 1 9 14 Ld 9 2 2.7n Rs 10 8 50 C1 2 0 1.5p Cin 7 10 100p lin 7 11 1 Cout 2 12 100p Rlc 12 0 100k rout 2 12 1meg Arquivo .pat VDD 1 0 2.5 VIN 8 0 0 AC 1 0 Vbias 11 0 biasv .param biasv = 619m .param z = 629m .param y = 619m .TRACE AC {MAG(V2) = MAG(V(2))} .TRACE AC {GM = MAG(IN(M2.GM))} .paramsweep biasv list z y 619m .AC DEC 100 200MEG 20G % Determinação do IIP3 e do Ponto de Compressão de 1 dB, usando o % o Metodo do Três Pontos, para um LNA de 2,5 GHz Rs =50; gm1=3.46388*10^(-2); %g(-V) gm2=3.31461*10^(-2); %g(0) gm3=3.61111*10^(-2); %g(V) V=10*10^(-3); c1=gm2 c2=(gm3-gm1)/(4*V) c3=(gm3+gm1-(2*gm2))/(6*(V)^2) %IIP3 em dBm IIP3= ((4*V^2)/Rs)*abs(gm2/(gm3+gm1-2*gm2)); IIP3dBm=10*log10((IIP3)*1000)% IP3 entrada em dBm %P1dB referido à entrada P1dB=0.145*abs(c1/c3)/(2*Rs); IP1dBm=10*log10((P1dB)*1000) % P1dB entrada em dBm Com os mesmos cálculos tem-se que o IIP3 na entrada é -12,25 dBm e ponto de compressão de 1dB referido à entrada é -21,90 dBm. 102 Referências Bibliográficas: [1] Razavi B., CMOS technology characterization for analog and RF design, IEEE Journal Solid-State Circuits, vol. 34, pp 268-276, March 1999. [2] Ou J. J., Jin X., Ma I., Hu C. and Gray Paul R., CMOS RF modeling for GHz comunications IC’s, in VLSI Symposium of Technology, Digest of Technology Papers, pp. 94-95, June 1998. [3] Larson L.E., Integrated circuit technology options for RFIC’s – present status and future directions, IEEE Journal Solid-State Circuits, vol.33, pp. 387-399 March 1998. [4] Karanicolas A.N., A 2,7 V 900 MHz CMOS LNA and mixer, in ISSCC IEEE Journal Solid-State Circuits, vol.31, no.12, pp. 1939-1944, March 1996. [5] Schaeffer D. K. and Lee T.H., A 1,5V e 1,5 GHz CMOS Low Noise Amplifier, IEEE Journal Solid-State Circuits, vol. 32, pp 745-759, May 1997 [6] Floyd B., A 900-MHz, 0.8 µm CMOS low noise amplifier with 1.2 dB, in Custom IC Conference IEEE, pp. 67-70, May 1999. [7] Leroux P., Jannsens J., Steyaert M., A 0.8 dB NF ESD-Protected 9 mW CMOS LNA, in International Solid-State Circuits Conference IEEE, pp.410-411, June 2001. [8] Fujimoto R., Kojima K., and Otaka S., A 7-GHz 1.8 dB NF CMOS low noise amplifier operating at 1.23GHz, in IEEE Journal Solid-State Circuits, vol. 37, n0 6, June 2002. [9] Galup_Montoro C., Schneider M.C. and Cunha A.I.A., An MOS Transistor model for analog design, IEEE Journal Solid–State Circuits, vol. 33, pp 1510-1519, October 1998. [10] Galup_Montoro C., Schneider M.C. and Cunha A.I.A., A current-based MOSFET model for integrated circuit design, Chapter 2 in Low-Voltage/Low 103 Power Integrated Circuts and Systems, Edited by E. Sánchez-Sinencio and A.C. Andreou, pp. 7-55, IEEE Press, New Jersey, 1999. [11] Cunha A.I.A, Gouveia Filho O.C., Schneider M.C. and Galup_Montoro C., A current-based model for the MOS transistor, IEEE International Symposium on Circuits and Systems, June 1997. [12] C. Galup-Montoro C., Schneider M.C., Cunha A.I.A., Gouveia Filho O. C., Theory, Development and Applications of the Advanced Compact MOSFET (ACM) Model, 6th International Conference on Modeling and Simulation of Microsystems, 2003, v. 2, pp. 254-257, San Francisco, February 2003 [13] SMASH user manual, Dolphin Integration, Meylan, France, 1995. [14] Gouveia Filho O.C., Um modelo compacto do transistor MOS para simulação de circuitos, tese doutorado, Universidade Federal de Santa Catarina, Florianópolis, Setembro 1999. [15] Razavi B., Design of Analog CMOS Integrated Circuits, Mc Graw Hill 2001. [16] Andreani P. and Sjöland H., Noise optimization of an inductively degenerated CMOS low noise amplifier, IEEE Transactions on Circuits and Systems II, vol.48, no.9, pp-835-845, 2001. [17] Goo J., Ahn H. Ladwing Donald, Lee T. H., A noise optimization technique for integrated low noise amplifier, IEEE Journal of Solid Circuits, vol.37,no. 8, August 2002 [18] Lee T.H., The design of CMOS radio frequency integrated circuits, Cambridge University Press, United States of America, 1998. [19] Tsividis Y., Operation and modeling of the MOS transistor, ”, 2nd ed. New York, McGraw-Hill, 1999. [20] Enz C., An MOS transistor model for RF IC design valid in all in all regions of operation, IEEE Transactions on Microwave Theory and Techniques, vol.50, no. 1, January 2002. 104 [21] Enz C. and Cheng, MOS transistor modeling for RF IC design, IEEE Journal Solid-State Circuits, vol.35, pp.186-201, February 2000. [22] Gatta F., Sacchi E., Svelto F. Vilmercati P. and Castello R., A 2-dB noise figure 900MHz differential CMOS LNA, IEEE J Journal Solid-State Circuits, vol 36 no10 October 2001. [23] Manku T., RF simulations and physics of the channel noise parameters with MOS transistors, in Proc. IEEE Custom Integrated circuits Conf., pp-369-372, May 1999. [24] Chen, C. H., Deen M. J., Cheng Y. and Matloubian M., Extraction of the induced gate noise, channel noise, and their correlation in submicron MOSFETs from RF noise measurements, IEEE Transactions on Electron Devices, vol. 48, December 2001. [25] Jin X., Ou J.J, Chen C.H, Liu W., Deen M . J., Gray P. R. and Hu C., An effective gate model for CMOS RF and noise modeling, in International Electron Devices Meeting, pp. 961-964, December 1998. [26] Razavi B., RF Microeletronics Prentice Hall Inc., United States of America, 1998. [27] Leung B., VLSI for wireless Communication, Prentice Hall, 2002. [28] Ludwig R. and Bretchko P., RF Circuit Design Theory and Applications, Prentice Hall, 2000. 105