a/0 b/0 c/0 d/1 e/1 1 0 0 0 0 1 1 1 1 0

Universidade Federal do Rio de Janeiro
Escola Politécnica
Departamento de Engenharia Eletrônica e de Computação
2o. Teste Surpresa de Circuitos Lógicos
01/11/2011
Atenção : Todos os circuitos devem ser implementados no simulador, cujos arquivos serão entregues por email na
data combinada, ou seja, no próximo dia 08/11/2011, dia da 2ª Prova, até às 12:00 h. Os trabalhos são de cada grupo.
1)
Projetar um circuito que implemente o diagrama de estados apresentado na Figura 1 (com estes 5 estados). Comparar as
implementações utilizando FFP D e JK. Fazer a simulação em computador.
a/0
0
2)
Faça o diagrama de estados completo, projete e simule um circuito que
monitore uma linha serial chamada DAT = 1(H) (ativa em 1) e dê, para cada
4 bits observados, uma saída que mostre, em binário, o número de 1
observados na amostra de 4 bits. Assumir que haja o sincronismo
necessário. (Prob. 6-13 do Fletcher). Fazer a simulação em computador.
0
0
b/0
1
3)
4)
Projetar um contador módulo 10 em código de Gray, que possa ser ligado a
outros blocos iguais para formar um contador síncrono módulo n. Ele deve
ser projetado para funcionar de maneira semelhante a do contador 74163,
descrito na página 11 do módulo 8 (não é necessária a carga paralela).
Fazer a simulação em computador.
Analise o circuito abaixo e levante o seu diagrama de estados. Reprojete o
circuito utilizando flip-flops tipo JK e portas lógicas. Fazer a simulação de
ambos os circuitos em computador.
Obs.: 74LS151 são MUX 8:1.
0
1
e/1
1
d/1
c/0
1
Figura 1
1
0