Apostila de Circuitos Lógicos

Circuitos de Portas Lógicas
-Há diversas famílias diferentes de portas da lógica. Cada família tem suas
potencialidades e limitações, suas vantagens e desvantagens. A seguinte lista descreve
as famílias da lógica principal e suas características. Você pode seguir as ligações para
ver a construção do circuito das portas de cada família.
Lógica Do Diodo (Dl)
-As portas lógicas do diodo usam diodos executar E e OU funções da lógica. Os
diodos têm a propriedade facilmente de passar uma corrente elétrica em um sentido,
mas não a outra. Assim, os diodos podem agir como um interruptor lógico. As portas
lógicas do diodo são muito simples e baratas, e podem ser usadas eficazmente em
situações específicas. Entretanto, não podem ser usados extensivamente, porque
tendem a degradar rapidamente sinais digitais. Além, não podem executar NÃO uma
função, assim que sua utilidade é completamente limitada.
Lógica Do Resistor-Transistor (RTL)
-As portas da lógica do Resistor-transistor usam transistor combinar os sinais de
entrada múltiplos, que também amplificam e invertem o sinal combinado resultante. Um
transistor adicional é incluído freqüentemente re-inverte o sinal de saída. Esta
combinação fornece sinais de saída limpos e inversor ou não-inversor como necessitado.
As portas de RTL são quase tão simples quanto as portas do DL, e remanescem
baratas. São também acessíveis porque os sinais normais e invertidos estão
freqüentemente disponíveis. Entretanto, extraem uma quantidade significativa de
corrente da fonte de alimentação para cada porta. Uma outra limitação é que as portas
de RTL não podem comutar nas velocidades elevadas usadas por computadores de
hoje, embora sejam ainda úteis em umas aplicações mais lentas. Embora não sejam
projetados para a operação linear, os circuitos integrados de RTL são usados às vezes
como amplificadores de pequeno sinal baratos, ou como dispositivos da relação entre
circuitos lineares e digitais.
Lógica Do Diodo-Transistor (DTL)
-Deixando diodos executar o lógico E ou OU a função e então amplificando o resultado
com um transistor, nós podemos evitar algumas das limitações de tomadas de RTL. DTL
a lógica do diodo que bloqueia e adiciona um transistor à saída, a fim fornecer o inversor
da lógica e restaurar o sinal aos níveis cheios da lógica.
Lógica Do Transistor-Transistor (Ttl)
-A construção física de circuitos integrados fez mais eficaz substituir todos os diodos da
entrada em uma porta de DTL com um transistor, construído com emissores múltiplos. O
resultado é a lógica do transistor-transistor, que se transformou o circuito de lógica
padrão em a maioria de aplicações por um número de anos. Como melhorado avançado,
o TTL circuitos integrados foi adaptado ligeiramente para segurar uma escala mais larga
das exigências, mas suas funções básicas remanesceram as mesmas. Estes dispositivos
compreendem a família 7400 de ICs digital.
Lógica Emissor-Acoplada (Ecl)
-Sabido também como a lógica de modalidade atual (CML), as portas do ECL estão
projetadas especificamente operar-se em velocidades extremamente elevadas, evitando
" a retardação " inerente quando os transistor são permitidos se tornar saturado. Por
causa desta, entretanto, estas portas exigem quantidades substanciais de corrente
elétrica operar-se corretamente.
1
Lógica do Cmos
-Um fator é comum a todas as famílias que da lógica nós alistamos acima: usam
quantidades significativas de poder elétrico. Muitas aplicações, as especial portáteis,
alimentado à bateria, requerem que o uso do poder esteja minimizado absolutamente.
Para realizar esta, a família da lógica do CMOS (Metal-Óxido-Semicondutor
complementar) foi desenvolvida. Esta família usa mOSFETs da realce-modalidade como
seus transistor, e é assim que projetado que não requer quase nenhuma corrente se
operar. As portas do CMOS, entretanto, são limitadas severamente em sua velocidade
de operação. Não obstante, são altamente útil e eficaz em uma escala larga de
aplicações alimentados à bateria. -A maioria de famílias da lógica compartilham de uma
característica comum: suas entradas requerem uma determinada quantidade de corrente
a fim operar-se corretamente. As portas do CMOS trabalham um bocado diferentemente,
mas representam ainda uma capacidade que deva ser carregada ou descarregado
quando a entrada muda o estado. A corrente requerida para dirigir toda a entrada deve
vir da saída que fornece o sinal da lógica. Conseqüentemente, nós necessitamos saber
quanto corrente uma entrada requer, e quanto corrente uma saída pode confiantemente
fornecer, a fim determinar quantas entradas podem ser conectadas a uma única saída.
-Entretanto, fazer tais cálculos pode ser projeto tedioso. Conseqüentemente, nós usamos
uma técnica diferente. Melhor que trabalhando constantemente com correntes reais, nós
determinamos a quantidade de corrente requerida dirigir uma entrada padrão, e designála que como uma carga padrão em toda a saída. Agora nós podemos definir o número de
cargas que do padrão uma saída dada pode dirigir, e identificamo-la essa maneira.
Infelizmente, algumas entradas para circuitos especializados requerem mais do que a
corrente usual da entrada, e algumas portas, sabidas como amortecedores , são
projetadas deliberadamente poder dirigir mais entradas do que usuais. Para que uma
maneira fácil defina exigências da entrada e potencialidades de movimentação atuais da
saída, nós definimos dois termos novos:
Fan-in
-O número das cargas padrão extraídas por uma entrada para assegurar a operação de
confiança. A maioria de entradas têm um fan-in de 1.
Fan-out
-O número das cargas padrão que podem confiantemente ser dirigidas por uma saída,
sem fazer com que a tensão da saída desloque fora de sua escala legal dos valores.
Lembre-se, fan-in e o fan-out aplica-se diretamente somente dentro de uma família dada
da lógica. Se para qualquer razão você necessitar conectar entre duas famílias
diferentes da lógica, para ter cuidado para anotar e se encontrar com as exigências da
movimentação e as limitações de ambas as famílias, dentro dos circuitos da relação.
Lógica Do Diodo
-A lógica do diodo emprega o fato que o dispositivo eletrônico sabido como um diodo
conduzirá uma corrente elétrica em um sentido, mas não no outro. Nesta maneira, o
diodo age como um interruptor eletrônico.
2
-À esquerda você vê uma
lógica básica do diodo OU
bloqueia-a. Nós suporemos
por que uma lógica 1 está
representada por +5 volts,
e uma lógica 0 está
representada a terra, ou os
zero volts.
-Nesta figura, se ambas as entradas forem deixadas desconectadas ou forem ambas na
lógica 0, a saída Z será prendida também nos volts zero pelo resistor, e será assim uma
lógica 0 também. Entretanto, se uma ou outra entrada for levantada para +5 volts, seu
diodo tornar-se-á polarizado e conduzir-se-á conseqüentemente. Isto por sua vez forçará
para output até a lógica 1. Se ambas as entradas forem a lógica 1, a saída será ainda a
lógica 1. Daqui, esta porta executa corretamente um lógico OU função.
-À direita são o equivalente E a porta. Nós usamos os mesmos níveis da lógica, mas os
diodos são invertidos e o resistor é ajustado para puxar a tensão da saída até uma lógica
1 estado. Para este exemplo, +V = +5 volts, embora outras tensões enlatem apenas
como facilmente seja usado. Agora, se ambas as entradas forem desconectadas ou se
forem ambas na lógica 1, a saída Z estará na lógica 1. Se uma ou outra entrada estiver
aterrada (lógica 0), esse diodo conduzirá e puxará a saída para baixo para a lógica 0
também. Ambas as entradas devem ser a lógica 1 para que a saída seja a lógica 1, assim
que o este circuito executa o lógico E função.
-Em ambas estas portas, nós fizemos a suposição que os diodos não introduzem
nenhuns erros ou perdas no circuito. Este não é realmente o caso; um diodo do silicone
experimentará uma queda de tensão para diante aproximadamente de 0.65v a 0.7v ao
conduzir. Mas nós podemos começar em torno deste muito agradável especificando que
qualquer tensão acima de +3,5 volts será a lógica 1, e toda a tensão abaixo de +1,5 volts
será a lógica 0. É ilegal neste sistema para que uma tensão da saída estar entre +1,5 e
+3,5 volts; esta é a região indefinido da tensão.
-As portas individuais como os dois acima podem
ser usadas à vantagem em circunstâncias
específicas. Entretanto, quando as portas do DL
são sidas conectadas em cascata, como mostrado
à esquerda, alguns problemas adicionais ocorrem.
Aqui, dos nós temos dois E as portas, cujas as
saídas são conectadas às entradas OU porta.
Muito simples e aparentemente razoável.
-Mas espere um minuto! Se nós puxarmos as
entradas para baixo para a lógica 0, certa bastante
a saída estará prendida na lógica 0. Entretanto, de
se ambas as entradas o um ou outro E porta
estiverem em +5 volts, que a tensão da saída
será? Que o diodo OU porta estará polarizado
imediatamente, e corrente correrá através E
resistor da porta, de através do diodo, e de
através do resistor OU da porta.
-Se nós os supusermos que todos os resistores são do valor igual (tipicamente,
sejamos), agirão como um divisor da tensão e compartilharão igualmente da tensão de
fonte de +5 volts. OU o diodo da porta introduzirá sua perda pequena no sistema, e a
tensão da saída será aproximadamente 2,1 a 2,2 volts. Se ambas as portas tiverem
3
entradas da lógica 1, a tensão da saída pode levantar-se a aproximadamente 2,8 a 2,9
volts. Claramente, isto está " na zona proibida, " que não é suposta ser permitida.
-Se nós formos uma etapa mais e conectarmos as saídas de dois ou mais destas
estruturas o outro E porta, nós teremos perdido todo o controle sobre a tensão da saída;
haverá sempre um diodo reverse-biased em algum lugar que obstrui os sinais de entrada
e que impede que o circuito se opere corretamente. Isto é porque a lógica do diodo é
usada somente para únicas portas, e somente em circunstâncias específicas.
Lógica Do Resistor-Transistor
-Considere o circuito o mais básico do transistor, tal como esse
mostrado à esquerda. Nós somente estaremos aplicando uma de
duas tensões à entrada I: 0 volts (lógica 0) ou volts de +V (lógica 1).
A tensão exata usada como +V depende dos parâmetros de projeto
do circuito; em RTL os circuitos integrados, a tensão usual são
+3.6v. que nós suporemos um transistor ordinário de NPN aqui, com
um ganho atual razoável de C.C., uma tensão para diante da
emissor-base de 0,65 volts, e uma tensão do saturação do collectoremissor não mais altamente de 0,3 volts.
-Em RTL padrão ICs, o resistor baixo é 470 e o resistor do coletor é 640 . Quando a
tensão de entrada é volts zero (realmente, qualquer coisa sob 0,5 volts), há nenhum
polariza à junção da emissor-base, e o transistor não conduz. Conseqüentemente
nenhuma corrente corre através do resistor do coletor, e a tensão da saída é volts de +V.
Daqui, uma lógica 0 input resultados em uma lógica 1 output. Quando a tensão de
entrada é volts de +V, a junção da emissor-base do transistor estará polarizada
claramente. Para aqueles que como a matemática, nós suporã0 um circuito de saída
similar conectou a esta entrada. Do assim, nós teremos uma tensão de 3,6 - 0,65 = 2,95
volts aplicados através de uma combinação da série um resistor output 640 e um
resistor de entrada 470. Isto dá-nos uma corrente da base de:
2.95v/1110 = 0,0026576577 ampères = 2,66 miliampères.
-O RTL é uma tecnologia relativamente velha, e os transistor usados em RTL ICs têm um
ganho atual da C.C. para a frente de ao redor 30. Se nós supusermos um ganho atual de
30, a corrente baixa de 2,66 miliampère suportará um máximo da corrente de coletor de
79,8 miliampère. Entretanto, se nós deixarmos cair tudo com exceção de 0,3 volts através
do resistor de 640 coletores, carregará 3,3/640 = 5,1 miliampères. Conseqüentemente
este transistor certamente saturado inteiramente; é girado sobre tão duro como pode ser.
-Com uma lógica 1 input, então, este circuito produz uma lógica 0 output. Nós temos
visto já que uma lógica 0 input produzirá uma lógica 1 output. Daqui, este é um circuito
básico do inversor.
4
Como nós podemos ver dos
cálculos acima, a quantidade de
corrente fornecida à base do
transistor é distante mais do
que é necessário para dirigir o
transistor
no
saturação.
Conseqüentemente, nós temos
a possibilidade de usar um
output para dirigir entradas
múltiplas de outras portas, e de
ter portas com os resistores de
entrada múltiplos.
-Neste circuito, nós temos quatro resistores de entrada. Levantando algum input a +3,6
volts serão suficientes girar sobre o transistor, e aplicar entradas da lógica adicional 1
(+3,6 volts) não terá realmente nenhum efeito apreciável na tensão da saída. Recorde
que a tensão polarizar na base do transistor não excederá 0,65 volts, assim que a
corrente através de um resistor de entrada aterrado não excederá 0.65v/470 = 1,383
miliampères. Isto fornece-nos com um limite prático no número dos resistores de entrada
permissíveis a um único transistor, mas não causa nenhuns problemas sérios dentro
desse limite.
-A porta de RTL mostrada
acima trabalhará, mas terá
um problema devido às
interações possíveis do
sinal através dos resistores
de entrada múltiplos. Uma
maneira melhor executar
NEM função é mostrada à
esquerda.
Aqui,
cada
transistor não tem somente
um resistor de entrada,
assim lá é nenhuma
interação entre entradas.
NEM função é executado na conexão do coletor comum de todos os transistor, que
compartilham de um único resistor da carga do coletor. Este é no fato o teste padrão para
todo o RTL padrão ICs. O µL914 muito comumente usado é uma duas entradas NEM
uma porta dupla, onde cada porta seja uma versão do dois transistor do circuito à
esquerda. Está avaliado para extrair 12 miliampères da corrente da fonte de alimentação
3.6V quando ambas as saídas estão na lógica 0. que esta corresponde completamente
bem com os cálculos nós temos feito já. -O fan-out padrão para portas de RTL é taxado
em 16. Entretanto, o fan-in para uma entrada de porta padrão de RTL é 3. Assim, uma
porta pode produzir 16 unidades da corrente de movimentação da saída, mas requer 3
unidades dirigir uma entrada. Há umas versões baixa potência destas portas que
aumentam os valores dos resistores da base e do coletor 1.5K e 3.6K, respectivamente.
Tais portas exigem mais menos atuais, e têm tipicamente um fan-in de 1 e um fan-out de
2 ou de 3. Também reduziram a resposta de freqüência, assim que não podem operar-se
tão rapidamente quanto as portas padrão. Para começar mais grandes output
potencialidades de movimentação, os amortecedores são usados. Estes são tipicamente
os inversores que foram projetados com um fan-out de 80. Têm também uma exigência
do fan-in de 6, desde que usam pares de transistor da entrada começar a movimentação
aumentada.
5
Lógica do Diodo-Transistor
-Como nós dissemos na página na lógica do diodo , o problema básico com portas do DL
é que deterioram rapidamente o sinal lógico. Entretanto, trabalham para um estágio de
cada vez, se o sinal re-for amplificado entre portas. A lógica do Diodo-Transistor (DTL)
realiza esse objetivo.
-A porta à direita é um DL OU porta
seguida por um inversor tal como esse
nós olhamos na página na lógica do
resistor-transistor . OU função é
executado
ainda
pelos
diodos.
Entretanto, não obstante o número de
entradas da lógica 1, é certo que estará
altamente bastante tensão de entrada
para dirigir o transistor no saturação.
Somente se todas as entradas são a
lógica 0 queira o transistor esteja
prendido fora. Assim, este circuito
executa a NEM função. -A vantagem
deste circuito sobre o seu
equivalente de RTL é que OU a lógica está executada pelos diodos, não pelos resistores.
Conseqüentemente não há nenhuma interação entre entradas diferentes, e qualquer
número dos diodos pode ser usado. Uma desvantagem deste circuito é o resistor de
entrada ao transistor. Sua presença tende a retardar para baixo o circuito, assim limitando a
velocidade em que o transistor pode comutar estados.
-No primeiro lance, a versão do NAND
mostrada na esquerda deve eliminar este
problema. Toda a lógica 0 input puxará
imediatamente a base do transistor para baixo
e desligará o transistor, para a direita? Bem,
não completamente. Recorde essa tensão de
entrada da base de 0,65 volts para o
transistor? Os diodos exibem uma tensão para
diante muito similar quando estão conduzindo
a corrente. Conseqüentemente, uniforme com
todas as entradas na terra, a base do
transistor estará em aproximadamente 0,65
volts, e o transistor pode conduzir.
-Para resolver este problema, nós
podemos adicionar um diodo em série
com a ligação baixa do transistor, como
mostrado à direita. Agora a tensão para
diante necessitada girar o transistor é
sobre 1,3 volts. Para mesmo mais
seguro, nós poderíamos adicionar um
segundo diodo da série e reque 1,95
volts girar sobre o transistor. Essa
maneira nós podemos também ser
certos que as mudanças de temperatura
não afetarão significativamente a
operação do circuito.
6
-Uma ou outra maneira, este circuito trabalhará como uma porta do NAND. Além, como
com NEM porta, nós podemos usar tantos como diodos da entrada como nós podemos
desejar sem levantar o ponto inicial da tensão. Além disso, com nenhum resistor da série
no circuito de entrada, há menos de um efeito do slowdown, assim que a porta pode
comutar estados mais rapidamente e segurar umas freqüências mais elevadas. A
pergunta óbvia seguinte somos, podemos nós rearranjar coisas assim que NEM a porta
pode evitar esse resistor, e comuta conseqüentemente mais rapidamente também?
-A resposta é, sim, lá é. Considere o circuito
mostrado à esquerda. Aqui nós usamos os
transistor separados conectados junto. Cada
um
tem
uma
única
entrada,
e
conseqüentemente
funções
como um
inversor por se. Entretanto, com o transistor
os coletores conectaram junto, uma lógica 1
aplicada a uma ou outra entrada forçarão
para output à lógica 0. Isto é NEM função.
Nós podemos usar diodos múltiplos da
entrada em um ou outro ou ambos os
transistor, como com a porta de DTL NAND.
Nós podemos usar diodos múltiplos da entrada em um ou outro ou ambos os transistor,
como com a porta de DTL NAND. Isto daria nos E-nem a função, e é útil em algumas
circunstâncias. Tal construção é também sabido um circuito de AOI (para E-ou-invertida).
-Nós podemos começar uma função do NAND em
qualquer uma de duas maneiras. Nós podemos
simplesmente inverter as entradas à porta de NOR/OR,
assim girá-la uma porta de AND/NAND, ou nós pode
usar o circuito mostrado à direita. Neste circuito, cada
transistor tem seu próprio resistor de entrada separado,
assim que cada um é controlado por um sinal de
entrada diferente. Entretanto, a única maneira que a
saída pode ser puxada para baixo para a lógica 0 é se
ambos os transistor forem girados sobre por entradas da
lógica 1.
-Se uma ou outra entrada for uma lógica 0
que o transistor não possa conduzir, assim não há
nenhuma corrente com tampouco uma.
. A saída é então uma lógica 1. Este é o comportamento de uma porta do NAND.
Naturalmente, um inversor pode também ser incluído para fornecer E output ao mesmo
tempo.O problema que este circuito NAND tem é pelo fato de que os transistores não são
dispositivos ideais. Recorde essa tensão da saturação do coletor de 0,3 volts? Idealmente
deve ser zero. Desde que não é, nós necessitamos olhar o que acontece quando nós "
empilhamos " transistor esta maneira. Com dois, a tensão combinada do saturação do
coletor é 0,6 volts -- somente ligeiramente menos do que a tensão da base de 0,65 volts
que girará um transistor sobre. -Se nós empilharmos três transistor para uma porta de 3input NAND, a tensão combinada da saturação do coletor é 0,9 volts. Isto é demasiado
elevado; promoverá a condução no transistor seguinte não importa o que. Além, a carga
apresentou-se pelo transistor superior à porta que as movimentações ele serão diferentes
da carga apresentada pelo transistor mais baixo. Este tipo do unevenness pode fazer com
que alguns problemas impares apareçam, especial porque a freqüência da operação
aumenta. Por causa destes problemas, esta aproximação não é usada em RTL padrão ICs.
Lógica Do Transistor-Transistor
7
-Com o desenvolvimento rápido de
circuitos integrados (ICs), os problemas
novos foram encontrados e as soluções
novas foram desenvolvidas. Um dos
problemas com circuitos de DTL era que
faz
exame
de
tanto
quarto
na
microplaqueta do IC construir um diodo
como faz para construir um transistor.
Desde que " a propriedade real " é
essencialmente importante em ICs, era
desejável encontrar uma maneira evitar de
requeira um grande número diodos da
entrada. Mas que podia ser usado
substituir muitos diodos?
-Bem, olhando a porta de DTL NAND à direita, nós pudemos anotar que os diodos
opostos olham consideravelmente bem como as duas junções de um transistor. No fato,
se nós devêssemos ter um inversor, teria um único diodo da entrada, e nós apenas
pudemos poder substituir os dois diodos opostos com um transistor de NPN para fazer o
mesmo trabalho.
De fato, isto trabalha completamente agradável. A figura à direita
mostra o inversor resultante. Além, nós podemos adicionar
emissores múltiplos ao transistor da entrada sem extremamente
aumentar a quantidade de espaço necessitada na microplaqueta.
Isto permite que nós construam uma porta múltiplas-entradas
quase no mesmo espaço que um inversor. As economias
resultantes na propriedade real traduzem ao economias
significativas em custos do fabricação, que reduz por sua vez o
custo ao usuário da extremidade do dispositivo.
-Um problema compartilhado por todas as
portas da lógica com um único transistor da
saída e puxa-acima o coletor que o resistor
está a uma velocidade do switching. O
transistor puxa ativamente a saída para baixo
para a lógica 0, mas o resistor não é ativo em
puxar a saída até a lógica 1. devido aos
fatores inevitáveis tais como capacidades do
circuito e uma característica de transistor
bipolares chamou " o armazenamento da
carga, " fará exame de uma determinada
quantidade de tempo para o transistor desligar
completamente e a saída para a ascensão a
uma lógica 1 nível. Isto limita a freqüência em
que a porta pode se operar. Os projetistas de
portas comerciais do IC do TTL reduziram
esse problema modificando o circuito de saída.
O resultado era " o circuito de saída " do pólo
do totem usado em a maioria da 7400/5400 de
série TTL Ics.
-O circuito final usado em a maioria de comercial padrão TTL ICs é mostrado à direita. O
número das entradas pode variar -- um pacote comercial do IC pôde ter seis inversores,
quatro portas 2-input, três portas 3-input, ou duas portas 4-input. Uma porta 8-input em
8
um pacote está também disponível. Mas em cada caso, a estrutura do circuito remanesce
a mesma.
Lógica Emissor-Acoplada
-A lógica Emissor-Acoplada é baseada no uso de um amplificador diferencial multientradas amplificar e combinar os sinais digitais, e em seguidores do emissor ajustar os
níveis de tensão da C.C.. Em conseqüência, nenhuns dos transistor na porta incorporam
sempre o saturação, nem começam sempre desligados completamente. Os transistor
remanescem inteiramente dentro de suas regiões operando-se ativas em todas as vezes.
Em conseqüência, o transistor não tem uma estadia de armazenamento da carga
contudo, podem mudar estados muito mais rapidamente. Assim, a vantagem principal
deste tipo de porta da lógica é extremamente de alta velocidade.
-O diagrama esquemático mostrado aqui é feito exame de 1000/10.000 de série de
Motorola de dispositivos de MECL. Este circuito particular é de uma porta de 4-input
OR/NOR. As tensões padrão para este circuito são -5,2 volts (V EE ) e terra (V centímetro cúbico
). As entradas não utilizadas são conectadas a V EE . O circuito diagonal no lado direito,
consistindo em um transistor e seus diodos e resistores associados, pode segurar todo o
número das portas em um único pacote do IC. ICs típico inclui 4-input duplo, 3-input
triplo, e portas do quad 2-input. Em cada caso, as portas elas mesmas diferem somente
em quantos transistor da entrada têm. Um único circuito diagonal serve a todas as
portas. -Na operação, um ouput lógico muda o estado por somente 0,85 volts, de um
ponto baixo de -1,60 volts a uma elevação de -0,75 volts. O circuito diagonal interno
fornece uma tensão fixa de -1,175 volts ao transistor diagonal no amplificador diferencial.
Se todas as entradas estiverem em -1,6 volts (ou amarrado a V EE ), todos os transistor
da entrada estarão desligada, e somente o transistor diferencial interno conduzirá a
corrente. Isto reduz a tensão baixa do OU do transistor da saída, abaixando sua tensão
da saída a -1,60 volts. Ao mesmo tempo, nenhum transistor da entrada é afetar NEM
output a base do transistor, assim que sua saída levanta-se a -0,75 volts. Esta é
simplesmente a tensão da emissor-base, V SEJA , do transistor próprio. (todos os transistor
são semelhantes dentro do IC, e são projetados mandar um V SER de 0,75 volts.) Quando
toda a entrada se levantar a -0,75 volts, essa corrente do emissor dos sifões do transistor
away do transistor diferencial interno, fazendo com que as saídas comutem estados. -As
9
mudanças da tensão neste tipo de circuito são pequenas, e estão ditadas pelo V SEJAM
dos transistor envolvidos quando são sobre. De uma importância mais grande à
operação do circuito são a quantidade de corrente que correm através de vários
transistores, melhor que as tensões precisas envolvidas. Conforme a lógica EmissorAcoplada é sabida também como a lógica de modalidade atual (CML). Isto conduz-nos a
um inconveniente principal deste tipo de porta: extrai a corrente muita da fonte de
alimentação, e daqui tende a dissipar uma quantidade significativa de calor.
-Para minimizar este problema, alguns dispositivos tais como contadores da freqüência
usam um contador de década do ECL na extremidade da entrada dos circuitos, seguida
por TTL ou por contadores elevados do CMOS da velocidade nas posições do dígito
mais atrasadas. Isto põe o IC rápido, caro onde se requer absolutamente, e permite que
nós usem um ICs mais barato nas posições onde o sinal nunca será nessa elevação um
freqüência.
Lógica do Cmos
-A lógica do CMOS é uma tecnologia mais nova, baseada no uso de transistor
complementares do MOS executar funções da lógica com quase nenhum atual
requerido. Isto faz estas portas muito úteis em aplicações alimentação à bateria. O fato
que trabalharão com as tensões de fonte tão baixas quanto 3 volts e tão altamente como
15 volts são também muito úteis.
-As portas todas do CMOS são baseadas no circuito
fundamental do inversor mostrado à esquerda. Anote que
ambos os transistor são mOSFETs da realce-modalidade; uma
N-canaleta com sua fonte aterrada, e uma P-canaleta com sua
fonte conectada a +V. suas portas são conectadas junto para
dar forma à entrada, e seus drenos são conectados junto para
dar forma à saída. Os dois mOSFETs são projetados para ter
características combinados e complementares. -Quando fora,
sua resistência for eficazmente infinita; Quando sobre, sua
resistência da canaleta for aproximadamente 200 . Desde que a porta é essencialmente
um circuito que aberto não extrai nenhuma corrente, e a tensão da saída será igual ou ao
moído ou à tensão da fonte de alimentação, dependendo de que o transistor está
conduzindo. Quando a entrada A estiver aterrada (lógica 0), o MOSFET da N-canaleta é
unbiased, e não tem conseqüentemente nenhuma canaleta realçada dentro. É um circuito
aberto, e sae conseqüentemente da linha de saída desconectada da terra. Ao mesmo
tempo, o MOSFET da P-canaleta é polarizado, assim que tem uma canaleta realçada
dentro. Esta canaleta tem uma resistência de aproximadamente 200 , conectando a
linha de saída à fonte de +V. Isto puxa a saída até +V (lógica 1). Quando a entrada A está
em +V (a lógica 1), o MOSFET da P-canaleta está desligada e o MOSFET da N-canaleta
está puxando sobre, assim a saída para baixo para a terra (lógica 0). Assim, este circuito
executa corretamente o inversão da lógica, e fornece ao mesmo tempo ativo puxa-acima
e puxa-, de acordo com o estado da saída.
10
-Este conceito pode ser expandido em estruturas
NEM e do NAND combinando inversores
parcialmente em uma série, estrutura parcialmente
paralela. O circuito à direita é um exemplo prático
de um CMOS 2-input NEM porta. Neste circuito, se
ambas as entradas forem baixas, ambos os
mOSFETs da P-canaleta serão girados sobre,
assim fornecer uma conexão a +V. que ambos os
mOSFETs da N-canaleta estarão desligada, assim
lá não será nenhuma conexão à terra. Entretanto,
se uma ou outra entrada for altamente, esse
MOSFET da P-canaleta desligará e desconectará
a saída de +V, quando esse MOSFET da Ncanaleta girará sobre, assim aterrando a saída.
-A estrutura pode ser invertida, como
mostrado à esquerda. Aqui nós temos
uma porta do NAND de duas entrada,
onde uma lógica 0 em uma ou outra
entrada force para output à lógica 1, mas
faz exame de ambas as entradas na
lógica 1 para permitir que a saída vá à
lógica 0. Esta estrutura é mais menos
limitada do que o equivalente bipolar
seria, mas há ainda alguns limites
práticos. Um destes é a resistência
combinada dos mOSFETs em série. Em
conseqüência, os pólos do totem do
CMOS não são feitos a mais de quatro
entradas elevadas. As portas com mais de
quatro
entradas são construídas como estruturas sendo conectadas em cascata melhor que
únicas estruturas. Entretanto, a lógica é ainda válida. Mesmo com este limite, a estrutura
do pólo do totem causa ainda alguns problemas em determinadas aplicações. Puxe
acima e as resistências puxa abaixo na saída são nunca as mesmas, e podem mudar
significativamente como as entradas mudam o estado, mesmo se a saída não muda
estados da lógica. O resultado é tempos desiguais e imprevisíveis da ascensão e da
queda para o sinal de saída. Este problema foi dirigido, e resolvido com as portas
protegido, ou da B-série do CMOS.
A técnica aqui deve seguir a
porta real do NAND com um
par dos inversores. Assim, a
saída será dirigida sempre
por um único transistor, Pcanaleta ou N-canaleta.
Desde que são combinados
tão próxima como possível,
a resistência de saída da
porta
será
sempre
a
mesma, e o comportamento
do
sinal
é
conseqüentemente
mais
previsível
-Um dos problemas principais com portas do CMOS está a sua velocidade. Não podem
operar-se muito rapidamente, por causa de sua capacidade inerente da entrada. os
11
dispositivos da B-série ajudam superar estas limitações a alguma extensão, fornecendo a
corrente de saída uniforme, e comutando a saída indica mais rapidamente, mesmo se os
sinais de entrada estão mudando mais lentamente. Note que nós não entramos em todos
os detalhes da construção da porta do CMOS aqui. Para o exemplo, para evitar os danos
causados pela eletricidade estática, os fabricantes diferentes desenvolveram um número
de circuitos da proteção da entrada, para impedir que as tensões de entrada se tornem
demasiado altamente. Entretanto, estes circuitos da proteção não afetam o
comportamento lógico das portas, assim que nós não entraremos nos detalhes aqui.
-Um tipo de porta, mostrado à
esquerda, é original à tecnologia do
CMOS. Esta é o interruptor bilateral ,
ou porta da transmissão . Faz o uso
cheio do fato que os fETs individuais
em um IC do CMOS estão construídos
para ser simétricos. Isto é, o dreno e
as conexões da fonte a todo o
transistor
individual
podem
ser
intercambiados
sem
afetar
o
desempenho do transistor próprio ou
do circuito ao todo.
-Quando os fETs do n e do P-tipo são conectados como mostrado aqui e suas portas
estão dirigidas dos sinais de controle complementares, ambos os transistor serão
desligados sobre ou junto, melhor que alternadamente. Se forem ambos fora, o trajeto do
sinal é essencialmente um circuito aberto. não há nenhuma conexão entre a entrada e a
saída. Se forem ambos sobre, há muito uma conexão da baixo-resistência entre a
entrada e a saída, e um sinal será passado completamente. O que é verdadeiramente
interessante sobre esta estrutura é que o sinal que está sendo controlado nesta maneira
não tem que ser um sinal digital. Tão por muito tempo como a tensão do sinal não excede
as tensões da fonte de alimentação, mesmo um sinal análogo pode ser controlado por
este tipo de porta.
12