o barramento pci

O BARRAMENTO PCI
Sérgio Antônio Martini Bortolin Júnior1
Alessandro Girardi 2
RESUMO
A tecnologia PCI foi desenvolvida pela Intel no início dos anos 1990, fabricada
para atender as requisições de programas gráficos, como jogos full-screen, que
demandavam uma alta velocidade de transferência de dados para executarem os
movimentos de tela, a qual não era atendida pelo barramento ISA. Desde essa época,
essa tecnologia tem se tornado um padrão presente na maioria dos computadores
pessoais.
Este artigo apresentara inicialmente uma introdução aos barramentos externos e,
após, abordara o barramento PCI, utilizado pelo processador para acessar a memória e
os dispositivos de E/S.
Palavras-Chave: PCI, transferência de dados;
ABSTRACT
The PCI technology was developed by the Intel in the beginning of the 1990´s, It
was made for attending the requests of graphics programs such as full-screen games
which demanded a high speed of data transference to run the movements on screen that
was not attended by the ISA bus. Since that time, this technology has become a standard
present in the most of the personals computers.
This paper shows first an introduction to externals buses and, later, it will present
the PCI bus, used by the CPU to have access the RAM memory and the I/O devices.
Key-words: PCI, data transference;
1
2
Aluno do 3º semestre de Sistemas de Informação – Urcamp Alegrete
Prof. MsC do curso de Sistemas de Informação – Urcamp Alegrete
1. Introdução
Barramento externo é o nome do caminho elétrico existente na placa mãe que liga
os diversos dispositivos do computador. Nos primeiros computadores pessoais havia um
único barramento externo, chamado barramento de sistema, já hoje em dia, os
computadores são compostos de no mínimo dois barramentos – um ligando a memória
ao processador e outro conectando o processador a um dispositivo de E/S.
Ao barramento, também chamados de bus, são caminhos de dados onde são
conectadas placas de modem, som, vídeo, entre outros periféricos, sendo que estes
devem respeitar um conjunto de regras chamado protocolo do barramento, que definem
o seu funcionamento, bem como as especificações elétricas existentes na placa mãe do
computador. São exemplos de barramentos: ISA, EISA, PCI, AGP e USB.
Existem dois tipos de dispositivos ligados ao barramento, os mestres – que são os
componentes ativos do Bus, os quais podem comandar a transferência dos dados, como
exemplo, o processador, e os escravos – dispositivos passivos, que apenas atendem as
solicitações dos mestres, como exemplo, a memória RAM.
Os sinais binários que os dispositivos emitem não são suficientes para alimentar o
barramento, então são acoplados ao barramento chips adicionais com funções
correspondentes à função do dispositivo no Bus: os mestres estão ligados ao barramento
por intermédio de um chip chamado alimentador do barramento, os escravos, por um
chip chamado receptor do barramento, e os dispositivos que são simultaneamente
mestres e escravos, por um transceptor do barramento. Esses três chips são chamados
dispositivos de três estados por permitirem que os dispositivos flutuem (fiquem
logicamente desconectados) sobre o barramento quando não são necessários. Outra
maneira de conectar os dispositivos ao barramento é através do arranjo wired-or, que
consiste em uma função OR booleana quando dois dispositivos estão ligados ao mesmo
tempo a linha de barramento determinante deste sistema (linha de coletor aberto).
2. Características do Barramento PCI
O barramento PCI pode ser considerado o barramento mais popular existente,
devido ao fato de a Intel ter patentiado-o e colocado a patente em domínio público,
assim qualquer empresa poderia fabricar periféricos para esse barramento sem ter que
pagar direitos à Intel. Quase todos os computadores depois do Pentium possuem slots
PCI presentes na placa-mãe, e inclusive computadores da Sun, como o UltraSPARC
também utilizam esse tipo de barramento. A figura 1 mostra uma placa-mãe equipada
com o barramento PCI (slot branco).
Fig.1 - Slot PCI
Sua primeira versão operava a 33 MHz, possuía largura de 32 bits e uma conexão
de 124 pinos. Em 1993, foi lançada a versão 2.0, a qual funcionava a 66Mhz, possui
largura de 64 bits e 188 pinos. Um sistema que suporta barramento PCI de 64 bits
também suporta placas de 32 bits, mas a recíproca é falsa.
As placas que possuem o barramento PCI tem um recurso interessante chamado
Plug and Play (PnP), as quais são reconhecidas e configuradas automaticamente pelo
BIOS quando são instaladas e o computador é ligado (considerando que o sistema
operacional também tenha a tecnologia PnP). Isso dispensa a configuração por jumpers,
que ocorria nas placas ISA. Isto ocorre porque existe uma memória ROM especial que
contém informações sobre o endereço e a interrupção (IRQ).
As interrupções são pedidos feitos por periféricos ao processador, os quais este
atenderá em uma ordem hierárquica. Dispositivos PCI são fabricados aptos para
compartilharem o mesmo endereço IRQ, inibindo assim conflitos de hardware que
existiam nas placas ISA, que não tinham essa propriedade.
Outra característica relevante deste tipo de barramento é o recurso IDE BusMastering, através do qual o periférico pode tomar conta do barramento e acessar a
memória sem a interferência do processador, sendo este periférico o mestre e a
memória, o escravo.
Não existe um único tipo de barramento PCI, existem diferenças em relação ao
tamanho e tensões. Por exemplo, antigamente os computadores usavam alimentação de
5V, hoje em dia são 3,3V; o barramento PCI deve suportar ambas as tensões; os
conectores dessas tensões se diferem por dois ressaltos de plásticos que impedem que as
pessoas instalem uma placa de 5V em um computador de 3,3V, e vice-versa.
A transferência de dados sobre o barramento PCI é de 528 MB/s (66 MHz * 64
bits / 8). Apesar de ser bastante alta, essa velocidade tem dois problemas: não satisfaz as
necessidades de um barramento de memória e não é compatível com as placas ISA
existentes. Para resolver este problema a Intel desenvolveu computadores com três ou
mais barramentos, inserindo dois chips: ponte-norte (North Bridge) e ponte-sul (South
Bridge), como mostra a figura 2.
Fig. 2 - Arquitetura de um computador típico
South Bridge liga o barramento PCI ao barramento ISA e também suporta um ou
dois discos IDE. A vantagem dessa arquitetura é que o caminho entre e o processador e
a memória tem uma velocidade muito alta, obtida com um barramento de memória
próprio para essa função.
Como todos os outros barramentos, o PCI é síncrono, ou seja, há um clock
presente, e o sinal da linha é uma onda quadrada que varia entre 5 MHz e 100MHz.
Todas as transações sobre o barramento PCI são feitas por um mestre, conhecido como
iniciador, e um escravo, conhecido como alvo. O barramento PCI é multiplexado, em
vez de termos linhas separadas para dados e endereços, existe um único conjunto de
linhas, usadas primeiramente para transferência de endereços, e após, para transferência
de dados. A multiplexação reduz a largura (e o custo) do barramento, mas resulta em
um sistema mais lento do que um que tem linhas separadas para dados e endereços.
3. Arbitragem no Barramento PCI
Podem ocorrer alguns problemas se dois dispositivos desejarem tornar-se mestres
ao mesmo tempo. Para resolver esse conflito surge a necessidade de um mecanismo pra
efetuar a arbitragem do barramento. No barramento PCI um único árbitro determina
quem será o próximo mestre (arbitragem centralizada). Quando enxerga uma requisição
de uso, o árbitro envia um sinal de garantia de uso do barramento por uma linha que está
ligada a todos os dispositivos de E/S, como mostra a figura 3.
Fig. 3 - Arbitragem do Barramento
Passa a ser o mestre o dispositivo que fez uma requisição de uso e está mais
próximo fisicamente do barramento. Esse procedimento é denominado Daisy chaining.
Uma outra maneira de fazer a arbitragem do barramento, que evita a questão da
distância física dos dispositivos, é a arbitragem por prioridades. O esquema mostrado na
figura abaixo tem dois níveis de prioridade: 1 e 2.
Fig. 4 - Arbitragem por nível de prioridade
Os dispositivos 1 e 2 usam nível de prioridade 1, os demais, prioridade 2. Em caso
de mais de um nível de prioridade estiver ativado a linha de requisição, o árbitro dará
prioridade ao de nível mais alto. Mas se os dois dispositivos que ativaram a linha forem
do mesmo nível, o árbitro recorre ao método Daisy chaining, o qual o maior beneficiado
será o dispositivo 1, pois é o mais próximo do árbitro.
A garantia de uso do barramento por um dispositivo vale por uma transação, mas
se este tiver completado uma transação e nenhum outro dispositivo requisitar o uso do
barramento, este poderá ser mestre novamente.
O método de arbitragem utilizado pelo árbitro não é definido pela especificação
PCI; ele pode usar várias implementações, visando sempre a não permitir que algum
dispositivo fique ocioso quando poderia estar trabalhando.
4. Sinais do Barramento PCI
O barramento PCI tem um conjunto de sinais obrigatórios, os quais cada sinal
corresponde a um pino dos 120 ou 184 existentes. A tabela 1 contém alguns desses
sinais; as colunas indicadas com um X indicam quem deve ativar cada sinal.
5. Conclusão
Este artigo apresentou uma introdução à tecnologia dos barramentos PCI, a qual
vem se tornando um padrão por ser um barramento flexível a ponto de aumentar sua
velocidade ou criar novos tipos de conexão.Com exceção de placas de vídeo, em que
está perdendo o terreno para o barramento AGP, o barramento PCI é cada vez mais
comum nos demais dispositivos que antes usavam o barramento ISA ou EISA, causando
a obsolência destes, pelo fato de ter muitas vantagens sobre estes, como a de trabalhar
independente do processador – trabalha paralelo a ele. Com o aumento da capacidade de
processamento dos computadores e da capacidade de armazenamento das memórias, a
flexibilidade do barramento PCI ainda custará um bom tempo para se extinguir do
mercado.
Tabela 1 - Sinais do barramento PCI
Sinal
Linhas
CLK
1
Mestre
Escravo
Descrição
Alimenta o barramento a 33MHz ou 66 MHz; Todos
os dispositivos estão sincronizados com esse sinal
AD
32
X
X
Multiplexação das linhas de endereços e de dados
PAR
1
X
Bit de paridade dos dados ou endereços
C/BE
4
X
Comando para o barramento/mapeamento de bit para
bytes habilitados
QUADRO#
1
X
Indica que AD ou C/BE estão ativos
IRDY#
1
X
Leitura: dados presentes; escrita: escravo vai aceitar
IDSEL
1
X
Seleciona espaço de configuração em vez da memória
DEVSEL#
1
X
Escravo já decodificou seu endereço e está ouvindo
TRDY#
1
X
Leitura: dados presentes; escrita: escravo pronto para
aceitar
STOP#
1
X
Escravo deseja parar imediatamente a transação
REFERÊNCIAS
Tanenbaum, A. S. “Organização Estruturada de Computadores”, 4ª edição. LTC,
2001;
http://www.gta.ufrj.br/grad/01_1/barramento/index.htm (acessado em
18/06/2005);
http://www.infowester.com/index.php (acessado em 18/06/2005);