Versuch 2: Addierer

Musterlösung zu Versuch 2
Es wird keine Garantie für die Richtigkeit
der hier vorgestellten Lösungen gegeben!
Versuch 2: Addierer
Versuchsvorbereitung
1. Bauelemente für Volladdierer:
Ein Volladdierer wird aus zwei Halbaddierern und einem OR-Element aufgebaut.
2. Erwartung für zeitlichen Verlauf eines 4-Bit Ripple-Carry-Addierer:
Bei der Änderung des Summanden von 0000 auf 0001, den man zu 1111 addiert, ändert am
Ausgang jedes Bit sein Vorzeichen. Da jedes Schaltelement eine gewisse Verzögerung aufweist, schaltet zuerst der Ausgang des LSB (Least Significant Bit) auf 0 und nach und nach
auch die anderen Ausgänge. Der zu erwartende Verlauf ist in folgender Grafik dargestellt.
Zeitpunkt des Umschaltens
S0
S1
S2
S3
Abbildung 0.1: Ausgänge eines 4-Bit Ripple-Carry-Addierers bei Änderung eines Summanden
3. Regel zur Umwandlung einer Zahl in das 2er-Komplement:
Das 2er-Komplement wird dazu verwendet, auch negative Zahlen im Binärformat darstellen
zu können. Um eine positive Zahl im 2er-Komplement darzustellen, wird die Zahl nicht
verändert. Um eine negative Zahl durch ihr 2er-Komplement darzustellen, muss der Betrag
der Zahl in Binärdarstellung bitweise invertiert werden. Anschließend addiert man noch eine
1 dazu.
Die Rückumwandlung erfolgt nach dem gleichen Verfahren: Zunächst invertiert man die Zahl
bitweise und addiert dann noch eine 1.
4. Rolle des höchstwertigen Bits:
Das höchstwertige Bit (Most Significant Bit) eines 2er-Komplement stellt das Vorzeichen
dar. Ist das MSB 0, so ist die Zahl positiv, ist MSB 1, dann ist die Zahl entsprechend
negativ.
Teilversuch 1: 4-Bit Ripple-Carry-Addierer
7. Schaltung ”‘addhalf”’:
Abbildung 0.2: Schaltungsdarstellung der Datei ”‘addhalf”’
8. Schaltung ”‘addfull”’:
Digitaltechnik-Praktikum
HS2012
Musterlösung zu Versuch 2
Es wird keine Garantie für die Richtigkeit
der hier vorgestellten Lösungen gegeben!
Abbildung 0.3: Schaltungsdarstellung der Datei ”‘addfull”’
9. Schaltung ”‘add4”’:
Abbildung 0.4: Schaltungsdarstellung der Datei ”‘add4”’
10. Schaltung ”‘addfull”’:
Abbildung 0.5: Schaltungsdarstellung der Datei ”‘add”’
Digitaltechnik-Praktikum
HS2012
Musterlösung zu Versuch 2
Es wird keine Garantie für die Richtigkeit
der hier vorgestellten Lösungen gegeben!
11. Visum des Betreuers
Ergebnis der Schalterstellung 1101 0111:
Die Addition von 1310 (11012 ) und 710 (01112 ) ergibt 2010 . In Hexadezimaldarstellung ergibt
dies 1416 .
12. Anzahl der logischen Elemente des Volladdierers:
Der Volladdierer wird in Quartus II aus 17 Elementen realisiert.
Teilversuch 2: 2er-Komplementdarstellung
15. Schaltung ”‘komp”’:
Abbildung 0.6: Schaltungsdarstellung der Datei ”‘komp”’
17. Visum des Betreuers
18. Anzahl der logischen Elemente:
Die 2er-Komplementanzeige wird in Quartus II aus 7 Elementen realisiert.
Vergleich und Begründung für Unterschied:
Die 2er-Komplementdarstellung wird offensichtlich aus weniger Elementen (nur 7 Elemente)
realisiert als der Volladdierer, obwohl die 2er-Komplementdarstellung noch drei weitere Bauteile (XOR-Gatter) besitzt. Der Unterschied ist in der Optimierung begründet, die Quartus
II während des Kompilierens durchführt. Da weniger Eingänge anliegen, sind insgesamt weniger Ausgangszustände möglich, dies schlägt sich auch in der Anzahl der logischen Elemente
nieder.
Digitaltechnik-Praktikum
HS2012