Digi-Key Catalog AT2011-DE Pages 0619-0620 - Digi

Cyclone® IV GX Transceiver Starter Kit
Cyclone® III FPGA-Entwicklungskit
Das Cyclone-III-FPGA-Entwicklungskit von Altera verbindet das preiswerte Niedrigleistungs-FPGA mit größter Dichte mit einer
robusten Reihe von Speichern und Benutzerschnittstellen. Das Kit verringert den Design- und Verifizierungsanteil Ihrer Projekte
drastisch, egal ob für Automobil-, Verbraucher-, drahtlose Kommunikations-, Videoverarbeitungs- oder andere hochvolumige,
kostenempfindliche Anwendungen.
Das Kit enthält:
Cyclone-III-Entwicklungskarte: • Cyclone-III-EP3C120F780-FPGA • Eingebetteter USB-Blaster™-Schaltkreis (mit Altera MAX II CPLD)
ermöglicht das Herunterladen von FPGA-Konfigurationsdateien über den Flash-Baustein oder den Host-Computer
Speicher: • Zweikanal-DDR2-SDRAM mit ECC, 256 MByte • Synchroner SRAM, 8 MByte • 64 MByte Flash
Kommunikationsanschlüsse: • 10/100/1000 Ethernet • USB 2.0 Takt: • Integrierte Oszillatoren, 50 MHz und 125 MHz • SMA
Ein-/Ausgänge • Eingänge/Ausgänge für die beiden HSMCs • Verschiedene Tasten, Schalter und Anzeigen Anzeige: • Grafik-LCD,
128 x 64 • LCD mit 2 Zeilen × 16-Zeichen Anschlüsse: • Zwei HSMCs • USB Typ B Debug-Werkzeuge: Drei HSMC-DebugKarten (zwei Loopback- und eine Debug-Steckleiste) Kabel und Versorgung/Analog: • Eingang 14 bis 20 V DC • Integrierter
Leistungsmessungs-Schaltkreis • 19,8 W pro HSMC-Schnittstelle • Stromkabel mit Steckeradaptern (US, UK, EU) Cyclone III FPGAEntwicklungskit, CD-ROM: • Designbeispiele für die Cyclone-III-FPGA-Entwicklungskarte • Vollständige Dokumentation umfasst:
Benutzerhandbuch, Referenzhandbuch, Kartenschaltbild und -Layout, Materialliste und Produkt- und Partnerinformationen
DVD Altera Complete Design Suite: • Die Quartus-II-Designsoftware umfasst die Subscription Edition (Funktion zum optionalen Kauf)
und die Web Edition (keine Kosten, nur Windows) • Die ModelSim®-Altera-Software umfasst die Altera Edition (Funktion zum
optionalen Kauf) und die Web Edition (kostenlos, nur Windows) • MegaCore® IP Library – Opencore-Plus-Evaluierung enthält
einen Nios II®-Prozessor (Evaluierungslizenz) • Nios II Embedded Design Suite, Evaluation Edition (kostenlos) • DSP Builder
(Funktion zum optionalen Kauf) • Video Demos von Quartus II Software und Nios II eingebettetem Prozessor
544-2444-ND
(DK-DEV-3C120N) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 796.80
Cyclone® III LS FPGAEntwicklungskit
Das Cyclone III LS-FPGA-Entwicklungskit von Altera verbindet das preiswerte Niedrigleistungs-FPGA mit größter Dichte mit umfassenden Sicherheitsfunktionen auf Chip-, Software- und IP-Ebene (Intellectual Property). Diese Sicherheitsfunktionen bieten passiven
und aktiven Schutz ihres geistigen Eigentums vor Manipulation, Reverse Engineering und Fälschung.
Kit-Inhalt:
Cyclone III LS FPGA-Entwicklungskarte: • Cyclone III LS EP3CLS200F780C7N-Baustein • Eingebetteter USB-Blaster-Schaltkreis
(mit Altera® MAX® IIZ CPLD) ermöglicht das Herunterladen von FPGA-Konfigurationsdateien über den Flash-Baustein oder
den Host-Computer Speicher: • Zwei DDR2 SDRAMs mit 512 MB • Synchroner SRAM von ISSI, 2 MB • 64 MB Flash von Intel
Kommunikationsanschluss: • 10/100/1000 Ethernet Strom- und analoge Geräte von Linear Technology: • Schaltregler und StepDown-Schaltregler LTC3853, LTC3418 und LTC3414 • Analog/Digital-Wandler LTC2418 • LDO-Regler LT1761 und LT3203 Takt:
• Integrierte Oszillatoren, 25 MHz, 50 MHz und 125 MHz • SMA-Eingänge/Ausgänge • Eingänge/Ausgänge für die beiden HSMCAnschlüsse • Verschiedene Tasten, Schalter und LED-Anzeigen Anzeige: • LCD mit 2 Zeilen × 16-Zeichen Anschlüsse: • Zwei
HMSC-Anschlüsse • USB Typ B Debug-Werkzeuge: • Drei HSMC Debug-Karten (zwei Loop Back- und eine Debug-Steckleiste)
Kabel und Leistung/Analog: • Ethernet • USB • Eingang 14 bis 20 V DC • Integrierter Leistungsmessungs-Schaltkreis • 19,8 W pro
HSMC-Schnittstelle • AC-Stromkabel mit Steckeradaptern (US, UK, EU) Cyclone III LS FPGA-Entwicklungskit, CD-ROM: Designbeispiele: • Kartenaktualisierung, Portaldesign • Kartentest, Systemdesign • MAX II CPLD Systemcontroller mit manipulationssicherem
Design Vollständige Dokumentation: • Sehr geehrter Kunde • Schnellstart-Anleitung • Benutzerhandbuch • Referenzhandbuch
• Kartenschaltschema und Layout • Stückliste • Produkt- und Partnerinformationen • Quartus® II-Software-Enwicklungsdateien
Altera Complete Design Suite DVD: Quartus II-Designsoftware: • Entwicklungskit-Edition (inkl. Lizenz für ein Jahr) • AbonnementEdition (zum optionalen Kauf) ModelSim®-Altera Software: • Altera Edition (Funktion zum optionalen Kauf) MegaCore® IP Library
- OpenCore Plus Evaluierung: • Inklusive Nios II-Prozessor (Evaluierungslizenz) • Nios II Embedded Design Suite, Evaluation Edition
(kostenlos) • DSP Builder (Funktion zum optionalen Kauf) • Video Demos von Quartus II Software und Nios II eingebettetem
Prozessor
544-2601-ND
(DK-DEV-3CLS200N) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2798.80
Das Cyclone IV GX Transceiver Starterkit umfasst Folgendes: Cyclone IV GX Transceiver-Starterkarte: • Cyclone IV GX
EP4CGX15BF14C8N FPGA • Konfigurationsstatus und Setup-Elemente • MAX® II CPLD EPM2210 System Controller mit passiver
serieller (PS) Konfiguration über Flash • Embedded USB-Blaster™ für Quartus II-Programmierer • JTAG-Steckleiste für externen
USB-Blaster • Serieller Konfigurationsbaustein Altera EPCS Takt: • FPGA-Taktquellen: 50, 125 MHz und SMA-Takteingang • Weitere
integrierte Oszillatoren: 6, 24 und 25 MHz Allgemeiner anwendungsspezifischer E/A: • LEDs • Zweizeilige LCD-Anzeige für
Zeichen • Tasten Speichergeräte: • 16 MB Flash • 2 MB Sync SSRAM Komponenten und Schnittstellen: • PCI-Express
Kartenrand-Steckverbinder • 10/100/1000BASE-T Ethernet PHY mit RJ-45-Anschluss oder einem Transceiver-an-SMA-Anschluss
(erfordert geringe Kartenmodifikation) • Integrierter Leistungsmessungs-Schaltkreis Versorgung: • Laptop-DC-Eingang • PCIExpress Kartenrand-Steckverbinder • Lösungen für Leistungsmanagement von Linear Technology • Leistungsregler LT3027 und
LT3023 • Step-Down-Schaltregler: LT3510 • ADC: LTC2418
544-2569-ND
(DK-START-4CGX15N) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 316.32
Stratix® III FPGA-Entwicklungskit
Das Stratix III FPGA Entwicklungskit liefert eine komplette Umgebung für das Entwickeln und Testen von
Designs, die Bausteine mit hoher Leistung und hoher Dichte erfordern. Altera Stratix III FPGAs kombinieren die weltweit höchste
Leistung und höchste Dichte mit niedrigstmöglicher Leistungsaufnahme. Stratix III FPGAs bieten höchste Leistung und beste
Integrationsmöglichkeiten für Basisstationen der nächsten Generation, Netzwerkinfrastruktur und moderne bildgebende Geräte.
Kit umfasst: Stratix III EP3SL150F1152 Hochleistungs-FPGA: • 142.500 äquivalente Logikelemente (LEs) • 744 BenutzerE/A-Pins • 384 18 × 18 Multiplizierer Takt: • 125,000 MHz Oszillator • 50,000 MHz Oszillator • SMA-Eingang • SMAAusgang Konfiguration: • MAX®II Flash – passiver serieller Konfigurationsschaltkreis • MAX II EPM2210GF256C3N CPLD
• 2.210 LEs • 272 Benutzer-E/A-Pins • 8 kB Flash-Speicher für den Benutzer • On-board USB-Blaster ™ mit Quartus ® II
Entwicklungssoftwareprogrammierung • JTAG Download-Anschluss Allgemeiner anwendungsspezifischer E/A • LeistungsaufnahmeAnzeige • Zeigt jede Leistungsschiene individuell an • Systemrücksetztaste • Kartenspezifischer DIP-Schalter • JTAG-Bypass-DIPSchalter • Anwendungsspezifische Rücksetztaste • Anwendungsspezifische Drucktasten (×4) • Anwendungsspezifische DIP-Schalter
(×8) • Anwendungsspezifische LED-Anzeigen (×8) • Anwendungsspezifische vierf. 7-Segment-Anzeige • 128 x 64 PunktpixelGrafikanzeige • LCD (16 Zeichen × 2 Zeilen) Speichergeräte: • 128 MByte DDR2 SDRAM DIMM • 16 MByte DDR2 SDRAMBausteine (einzeln adressierbar) • 36 MB QDRII SRAM-Baustein • 4 MByte PSRAM • 64 MByte Flash-Speicher Komponenten
und Schnittstellen: • USB 2.0 • 10/100/1.000 Ethernet • Zwei HSMC-Schnittstellen Versorgung: • 12 A DC/DC μModul • VLDOLinearregler für niedrige Eingangsspannung, 1,5 A • Micropower LDO-Regler in SOT-23, rauscharm, 100 mA • Abwärts-Schaltregler
4,5 A, 500 kHz • Invertierende DC/DC-Wandler in ThinSOT, 1,2 MHz/2,2 MHz • μPower No Latency Delta-Sigma-ADU im MSOP-10,
24 Bit, 1/2-Kanal • Quartus II Entwicklungskit Software Edition, einschließlich einjähriger Lizenz • Kabel und Zubehör: • Externe
Stromversorgung über AC-Adapter • Netzkabel (einschließlich Großbritannien, Europa)
544-2568-ND
(DK-DEV-3SL150N) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1998.00
Stratix® III DSP-Entwicklungskit
Das DSP-Entwicklungskit, Stratix III Edition, liefert eine komplette DSP-Entwicklungsumgebung (digitale
Signalverarbeitung) für Designingenieure. Das Kit unterstützt den gesamten Designprozess, von der
Konzeption bis hin zur Hardware-Implementierung. Kit enthält: Stratix III-Entwicklungskarte: • Stratix III
EP3SL150F1152 Hochleistungs-FPGA • DDR2 SDRAM und QDR II SRAM • PSRAM und Flash-Speicher • USB
2.0 MAC/PHY • LCD-Anzeigen für Zeichen und Grafiken • Download-Kabel für integrierten eingebetteten USB-BlasterTM
Datenumwandlung HSMC: • Zwei A/D-Wandler mit 14 Bit, 150 Millionen Samples/Sekunde (MSPS) • Zwei D/A-Wandler mit
14 Bit, 250 Millionen Samples/Sekunde (MSPS) • Audio E/A/Mikr. Leistungsregler und Datenkonvertierer: • LTM4601EV:
12 A DC/DC μModul • LTC3026EDD: VLDO-Linearregler für niedrige Eingangsspannung, 1,5 A • LT1761ES5-SD: Micropower
LDO-Regler in SOT-23, rauscharm, 100 mA • LT1374CFE: Step-Down-Schaltregler 4,5 A, 500 kHz • LT1931AES5: Invertierende
DC/DC-Wandler in ThinSOT, 1,2/2,2 MHz • LTC2402CMS: 1/2-Kanal, 24 Bit, μPower, latenzfrei, Delta-Sigma ADU in MSOP-10
Stratix III FPGA-Entwicklungskit, CD-ROM: • Designbeispiele für die Stratix III FPGA-Entwicklungskarte • Vollständige Dokumentation
mit Benutzerhandbuch, Referenzhandbuch, Kartenschaltbild und -Layout, Materialliste und Produkt- und Partnerinformationen
Altera Complete Design Suite DVD • Quartus II Entwicklungskit Software Edition • ModelSim® Altera Software • Altera MegaCore® IP
Library (Simulation und Hardware-Evaluierung) • Nios®II Embedded Design Suite (EDS), Evaluation Edition (kostenlos) • DSP
Builder • Video Demos von Quartus II Software und Nios II Prozessor • System-Referenzdesigns und -Labors umfassen DSP
Builder-Filterdesign und Nios II Prozessor-Referenzdesigns • MATLAB/Simulink Evaluierungssoftware, 30-Tage-Version
Embedded Systems Cyclone® III FPGAEntwicklungskit
544-2604-ND
Das Embedded Systems-Entwicklungskit, Cyclone III FPGA Edition, ist eine komplette Entwicklungsplattform zur Prototypentwicklung
eingebetteter Systeme auf der preiswerten Niedrigstromverbrauch-FPGA-Familie von Altera.
Das Stratix IV GX FPGA-Entwicklungskit bietet eine komplette System-Level-Designumgebung, die sowohl die
Hardware als auch die Software einschließt, die für sofortige Entwicklung von FPGA-Designs erforderlich ist. Die
PCI-SIG-kompatible Karte und eine einjährige Lizenz für die Quartus®II Designsoftware bieten folgende Funktionen:
• PCI Express 2.0 (bis x8 Lane) Endpoint- und Rootpoint-Designs entwickeln und testen. • Aus DDR3und/oder QDRII+-Speicher bestehende Speicher-Subsysteme entwickeln und testen. • Designs erstellen, die zu den preiswerten
HardCopy® IV ASICs von Altera migrieren können • Die modularen Eigenschaften dieser Karte über die bei Altera-Partnern erhältlichen
High-Speed-Mezzanin-Steckverbinder (HSMC) und mehr als 20 verschiedene HSMC-Karten nutzen, um weitere durch Stratix IV GX
unterstützte Protokollschnittstellen, wie 10-Gigabit Ethernet, CPRI, OBSAI, SAS/SATA, Serial RapidIO® und viele mehr, hinzuzufügen.
Kit enthält: Stratix IV GX FPGA-Entwicklungskarte: • Stratix IV GX EP4SGX230KF40C2N FPGA Konfigurationsstatus und SetupElemente: • Fast Passive Parallel-Konfiguration (FPP) über einen MAX® II CPLD EPM2210 und Flash-Speicher • Download-fähiger
On-Board USB-Blaster™ mit Quartus II Programmierer Takt: • Integrierte Taktoszillatoren: 50 MHz, 100 MHz, 12 MHz5, 148,5 MHz,
155,52 MHz und 156,25 MHz • SMA-Steckverbinder für externen Takteingang • SMA-Steckverbinder für Taktausgang Allgemeiner
anwendungsspezifischer E/A: • LEDs • LCD-Anzeige • Tasten und DIP-Schalter Speichergeräte: • 512 MByte DDR3 SDRAM mit
64-Bit-Datenbus • 128 MByte DDR3 SDRAM mit 16-Bit-Datenbus • Zwei 4 MByte QDRII+ SRAMs mit 18-Bit-Datenbus • 64 MByte
Sync Flash und 2 MByte SSRAM Komponenten und Schnittstellen: • PCI Express x8 Kartenrand-Steckverbinder • 10/100/1000BASE-T
Ethernet PHY mit RJ-45-Steckverbinder • Zwei HSMC-Anschlüsse • HDMI-Videoausgang • 3G SDI Video-Eingang und -Ausgang
• Leistungsmessschaltkreis • Temperaturmessschaltkreis Versorgung: • Laptop-DC-Eingang • PCI Express Kartenrand-Steckverbinder
• Leistungsmessschaltkreis Weitere Merkmale: • PCI-Express, Kartenformat halbe Länge, volle Höhe (6,6" × 4,376")
Stratix IV GX FPGA-Entwicklungskit CD-ROM: Designbeispiele: • Portal für Kartenaktualisierung mit Nios®II-Prozessor, Webserver
und entfernter Systemaktualisierung • Kartentestsystem • Vollständige Dokumentation DVD Altera Complete Design Suite: • Quartus
II Software-Entwicklungskit Edition mit Unterstützung für Stratix IV FPGAs und HardCopy IV ASICs: • Einjährige Lizenz enthalten
• Nios II Embedded Design Suite • MegaCore® IP Library enthält Kerne für PCI-Express, Triple-Speed Ethernet, SDI und DDR3
High-Performance Controller MegaCore IP: • IP-Evaluierung verfügbar über OpenCore Plus • Loopback- und Debug-HSMC-Karten
• Versorgungsadapter und Kabel
Das Kit enthält:
Cyclone III Entwicklungskarte: • EP3C120F780 FPGA • Eingebetteter USB-Blaster™-Schaltkreis (mit Altera-MAX® II CPLD) ermöglicht
das Herunterladen von FPGA-Konfigurationsdateien über den Flash-Baustein oder den Host-Computer Speicher: • Zweikanal-DDR2SDRAM mit ECC, 256 MByte • 8 MByte Pseudo-SRAM • 64 MByte Flash Kommunikationsanschlüsse: • 10/100/1000 Ethernet
• USB 2.0 Strom- und analoge Geräte von Linear Technology: • Schaltstromversorgung LTM4601 • Schaltregler und AbwärtsSchaltregler LT1931, LT3481 und LTC3418 • Analog/Digital-Wandler LTC1865 • LDO-Regler LT1963 und LT1761 Takt: • Integrierte
Oszillatoren, 50 MHz und 125 MHz • SMA-Eingänge/Ausgänge • Eingänge/Ausgänge für die beiden HSMCs • Verschiedene Tasten,
Schalter und Anzeigen Anzeige: • Grafik-LCD, 128 x 64 • LCD mit 2 Zeilen × 16-Zeichen Anschlüsse: • Zwei HSMCs • USB Typ B
Debug-Werkzeuge: • Drei HSMC Debug-Karten (zwei Loop Back- und eine Debug-Steckleiste) Kabel und Leistung/Analog: • Eingang
14 bis 20 V DC • Integrierter Leistungsmessungs-Schaltkreis • 19,8 W pro HSMC-Schnittstelle • Netzkabel mit Steckeradaptern
(US, UK, EU)
544-2589-ND
(DK-EMB-3C120N) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1277.28
Eingebettetes Nios® II Evaluierungskit,
Cyclone® III Edition
Das eingebettete Nios® II-Evaluierungskit, CycloneTM III Edition, ist eine erstklassige preiswerte Evaluierungsplattform für Entwickler
eingebetteter Lösungen. Software-Entwickler, insbesondere mit wenig FPGA-Design-Erfahrung, können die Nios II Embedded Design
Suite (EDS) – eine umfassende Softwareentwicklungs-Suite für eingebettete Anwendungen – kostenlos installieren und evaluieren.
Die inbegriffenen Software-Tutorials und Beispiele werden mit vollständigem Quellcode geliefert, der Anwendungen wie Picture
Viewer, Web Server, C-to-Hardware- (C2H) Beschleunigung und Grafiken demonstriert.
Das Kit enthält:
Cyclone III Starter-Karte: • Cyclone III EP3C25F324 FPGA • Konfiguration: Eingebetteter USB-Blaster™-Schaltkreis
(mit Altera EPM3128A CPLD) ermöglicht das Herunterladen von FPGA-Konfigurationsdateien über den USB-Port des Benutzers
Versorgungs- und analoge Geräte von Linear Technology: • Schaltstromversorgung LTM4603EV-1 • Schaltregler und AbwärtsSchaltregler LTC3413, LT1959 Speicher: • 32 MByte DDR-SDRAM • Synchroner SRAM, 1 MByte • 16 MByte Intel P30/P33
Flash Takt: integrierter Oszillator, 50 MHz • Schalter und Anzeigen: • 6 Drucktasten insgesamt, 4 benutzergesteuert • Insgesamt
sieben LEDs, vier benutzergesteuert LCD Tochterkarte: • Farb-LCD-Touchscreen: Auflösung 800 × 480 • 24-Bit-Audio-CODEC
mit CD-Qualität und Line-in-, Line-out- und Mikrofoneingangs-Buchsen • 10/100 Ethernet PHY/MAC (Physical Layer/Media
Access Control) Anschlüsse: • VGA-Ausgang • Composite-TV-in • Audio-out, Audio-in und Mikrofoneingang • SD-Karte
(Secure digital) • Serieller Steckverbinder (RS-232-DB9-Port) • PS/2 • Ethernet-Anschluss (RJ-45) NIOS II-Evaluierungskit
CD-ROM: • Beispielanwendungen: • Anwendungswähler • Picture Viewer • Mandelbrot-Beschleunigung mit dem Nios-C2HCompiler • Webserver/Entfernte FPGA-Konfiguration Hardware Tutorials: • Erstellen eines FPGA-Designs in einer Stunde • Aufbau
eines 32-Bit Soft-Prozessorsystems in einem FPGA Software Tutorials: Meine erste Software-Anwendung Vollständige
Dokumentation: • Schnellstart-Anleitung • Benutzerhandbuch • Referenzhandbuch • Kartenschaltbild, Layout und
Materialliste • Produkt- und Partnerinformationen Kabel und Zubehör: • 128-MByte-SD-Karte und USB-zu-SD-Karte-Adapter • USBKabel • 9-V-Spannungsversorgung • Internationale Netzkabel • Ethernet- (RJ-45) Kabel (7 Fuß) • Ethernet Crossover-Adapter
Altera Complete Design Suite DVD (kostenlos): • Quartus® II Web Edition (FPGA-Designsoftware) • ModelSim® Altera Web
Edition (FPGA-Simulationssoftware von ModelSim) • Nios II Embedded Design Suite (32-Bit-Mikroprozessorsoftware) • MicroC/
OS-II-Echtzeit-Betriebssystemevaluierung • Nios-II-C-zu-Hardwarebeschleunigungs-Compiler-Evaluierung • NicheStack-TCP/
IP-Netzwerkstapel- Nios-II-Edition-Evaluierung • MegaCore®-IP-Bibliothek (Bibliothek mit Intellectual-Property-Kerne)
544-2411-ND
(DK-N2EVAL-3C25N) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 359.56
(DK-DSP-3SL150N) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2133.71
Stratix® IV GX FPGA-Entwicklungskit
544-2594-ND
(DK-DEV-4SGX230N) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3599.60
Stratix® IV Video-Entwicklungskit
GX Edition
Das Audio-Video-Entwicklungskit Stratix IV GX Edition liefert eine komplette Video- und Bildverarbeitungs-Entwicklungsumgebung für
Entwicklungstechniker. Das Kit unterstützt den gesamten Designprozess, vom Entwurf bis hin zur Hardware-Implementierung.
Das Kit umfasst: Stratix IV GX FPGA Entwicklungskarte mit EP4SGX230KF40C2N-Baustein, Transceiver Serial Digital-Schnittstelle
(SDI) High Speed Mezzanin-Karte (HSMC), Video/Audio-Schnittstellen: • HDMI-Videoausgang auf FPGA Host-Karte • Ein 3GSDI-Videoeingang und -ausgang auf FPGA Host-Karte • Zwei weitere SDI-Eingänge und -Ausgänge für Triple Rate SDI mit 3GUnterstützung und HD- sowie SD-Unterstützung auf HSMC • Zwei AES-Eingänge und -Ausgänge auf HSMC Speichergeräte:
• 512 MByte DDR3 SDRAM mit 64-Bit-Datenbus • 128 MByte DDR3 SDRAM mit 16-Bit-Datenbus • Zwei 4 MByte QD RII+ SRAMs mit
18-Bit-Datenbus • 64 MByte Sync Flash und 2 MByte SSRAM externer Speicher Loop-Back- und Debug-HSMCs, Stratix IV GX FPGAEntwicklungskit CD-ROM: • Vollständige Dokumentation inkl. Dateien für Kartendesign, Referenzhandbuch und Benutzerhandbuch
• Designbeispiele: Portal für Kartenaktualisierung und Kartentestsystem Altera Complete Design Suite DVD: • Quartus II SoftwareEntwicklungskit Edition (einjährige Lizenz) • Nios® II Embedded Design Suite • OpenCore Plus-Zugriff auf MegaCore® IP Library,
inkl. Altera Video- und Bildbearbeitungs-Suite für IP-Kerne (Intellectual Property) • SDI-Referenzdesign USB- und Ethernet-Kabel,
AC-Adapter für Versorgung, Dateien für Kartendesign: • Schaltbilder • Layout (Allegro-Format)
544-2602-ND
(DK-VIDEO-4SGX230N). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3999.91
Kostenloser Versand für Bestellungen über 65 €!
Alle Preise verstehen sich in Euro und enthalten Zollgebühren.
(DE2011-DE)
619
C
Stratix® IV SignalintegritätEntwicklungskit GX Edition
C
Das Transceiver-Signalintegrität-Entwicklungskit, Stratix IV GX Edition von Altera ermöglicht eine sorgfältige Beurteilung von
Transceiver-Interoperabilität und Serialisierer/Deserialisierer-Signalintegrität (SERDES) durch: • Beurteilen der Transceiver-Leistung
von 600 Mbit/s bis 8,5 Gbit/s • Generieren und Prüfen von PRBS-Mustern (Pseudo-Random Binary Sequence) über eine
benutzerfreundliche GUI (erfordert keine Quartus® II Software) • Dynamisches Ändern von Ausgangsdifferenzialspannung (VOD),
Pre-Emphasis- und Equalization-Einstellungen zur Optimierung von Transceiver-Leistung für den jeweiligen Kanal • Durchführen von
Jitter-Analyse • Überprüfen der Konformität der physikalischen Verbindung (PMA) für PCI-Express (Gen1 und Gen2), Serial RapidIO®,
Gigabit Ethernet, 10 Gigabit Ethernet XAUI, CEI-6G, Fibre Channel 1G/4G/8G, High Definition Serial Digital Interface (HD-SDI) sowie
weiterer verbreiteter Standards.
Kit enthält: Stratix IV GX-Entwicklungskarte: • EP4SGX230KF40C2N Konfigurationsstatus und Setup-Elemente: • FPP-Konfiguration
• Embedded USB-Blaster™ Download-Kabel Takte: • Integrierte Taktoszillatoren: 50 MHz, 100 MHz, 156,25 MHz, 312,5 MHz
und 425,0 MHz • SMA-Steckverbinder zur Bereitstellung eines externen Differenzialtakts zum Transceiver-Referenztakt • SMASteckverbinder zur Bereitstellung eines externen Differenzialtakts zur FPGA-Fabric • SMA-Steckverbinder zur Ausgabe eines
Differenzialtakts vom PLL-Ausgangs-Pin des FPGA Allgemeiner anwendungsspezifischer E/A: • DIP- und Tastenschalter • LEDs • LCD
Speicherbausteine: • 64 MByte synch. Flash-Speicher (primär zur Speicherung von FPGA-Konfigurationen) Komponenten und
Schnittstellen: • 8 Vollduplex-Transceiver-Kanäle über SMA-Steckverbinder geführt • 1 Mikrostreifen-Kanal mit minimaler KartenTrace-Länge • 6 Streifenleitungskanäle vom gleichen Transceiver-Block, alle Trace-Längen werden über die Kanäle abgestimmt:
• 4 Kanäle mit voller PMA+PCS-Funktionalität bis 8,5 GBit/s • Zwei CMU-Kanäle mit PMA-Funktionalität bis 6,375 GBit/s • 1 langer
Kanal mit ~33” Trace-Länge zum Senden und mit ~7” Trace-Länge zum Empfangen, zur Simulation der Verschlechterung, die im
Zusammenhang mit Backplanes oder langen Traces auftritt. • Leistungsmessschaltkreis auf Transceiver-bezogenen Versorgungen
• Die Spannungsversorgung für alle (und ausschließlich) diese Schienen kann über Bananenstecker erfolgen Temperaturmesskreise:
• Gesenktemperatur • Umgebungstemperatur • RJ-45-Buchse und 10/100/1000Base-T Ethernet PHY Anwendungs-GUI: • Plattformunabhängig • Schnittstellen zu PC über JTAG • Eingebetteter Blaster Benutzersteuerbar: • VOD- und Vorverstärkereinstellungen
• Equalizer-Einstellung • Testmuster Statusanzeige: • Anzahl Fehler • BER • Schließsignal
Hinweis: Die Quartus II Softwarelizenz ist nicht enthalten und nicht erforderlich für Kit-Evaluierung.
544-2592-ND
(DK-SI-4SGX230N) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2398.40
Stratix® IV Transceiver SignalintegritätEntwicklungskit GT Edition
Das Transceiver-Signalintegrität-Entwicklungskit Stratix IV GT Edition von Altera ermöglicht eine sorgfältige Beurteilung von Transceiver-Interoperabilität und Serialisierer/Deserialisierer-Signalintegrität (SERDES) durch: • Beurteilen der Transceiver-Leistung bis
11,3 GBit/s • Generieren und Prüfen von PRBS-Mustern (Pseudo-Random Binary Sequence) über eine benutzerfreundliche GUI
(erfordert keine Quartus® II Software) • Dynamisches Ändern von Ausgangsdifferenzialspannung (VOD), Pre-Emphasis- und Equalization-Einstellungen zur Optimierung von Transceiver-Leistung für den jeweiligen Kanal • Durchführen von Jitter-Analyse • Überprüfen
der Konformität der physikalischen Verbindung (PMA) für 40G/100G Ethernet, Interlaken, CEI-6G/11G, PCI-Express (Gen1, Gen2 und
Gen3), Serial RapidIO® sowie weiter verbreitete Standards • Überprüfen der Interoperabilität zwischen Optikmodulen (Optikmodule
erfordern einen SMA-Eingang zum Testen der Interoperabilität mit dem Transceiver-Signalintegritäts-Entwicklungskit, Stratix IV GT
Edition), beispielsweise SFP, SFP+ und QSFP
Kit enthält: Stratix IV GT-Entwicklungskarte mit EP4S100G2F40I1N-Baustein: • Konfigurationsstatus und Setup-Elemente
(Fast Passive Parallel-Konfiguration (FPP), eingebetteter USB-BlasterTM Download-Kabel) Takte: • Integrierte Taktoszillatoren: 50 MHz,
100 MHz, 644,53 MHz und 706,25 MHz • SMA-Steckverbinder zur Bereitstellung eines externen Differenzialtakts zum TransceiverReferenztakt Allgemeine anwendungsspezifische E/A: • DIP- und Tastenschalter • LEDs • LCD Speicherbausteine: • 64 MByte synch.
Flash-Speicher (primär zur Speicherung von FPGA-Konfigurationen) Komponenten und Schnittstellen: • 6 Vollduplex-Transceiver-Kanäle
über SMA-Steckverbinder geführt (alle Kanäle unterstützen Datenraten bis zu 11,3 GBit/s) • 6 Vollduplex-Transceiver-Kanäle über FCIAirmax-Verbinder geführt • Leistungsmessschaltkreis auf Transceiver-bezogenen Versorgungen • Die Spannung auf allen
(und ausschließlich) diesen Schienen kann über Bananenbuchsen geliefert werden • Temperaturmesskreis (Gesenktemperatur,
Umgebungstemperatur) • RJ-45-Buchse und 10/100/1000Base-T Ethernet PHY Backplane-Treiberkapazität bei 6,5 GBit/s:
• Entwicklungskit für Transceiver-Signalintegrität direkt über FCI-Anschlusssteckleiste an FCI-Backplane (nicht enthalten)
anschließen • Kopplung mit zweitem Signalintegrität-Entwicklungskit oder FCI-Tochterkarte (nicht enthalten) für vollständige Endto-End Backplane-Kanalanalyse Anwendungs-GUI: • Plattform-unabhängig • Schnittstellen zu PC über JTAG • Eingebetteter Blaster
• Benutzersteuerbar (VOD- und Vorverstärkereinstellungen, Equalizer-Einstellungen, Testmuster) • Statusanzeige (Fehleranzahl,
Bitfehlerrate (BER), Verriegelungssignal) • EyeQ rekonstruiert die Augenbreite im Empfänger des Bausteins zur Überwachung der
Signalqualität nach dem Ausgleich (bis zu 6 GBit/s) Quartus II Softwarelizenz ist nicht enthalten und nicht für die Kitevaluierung
erforderlich
544-2603-ND
(DK-SI-4S100G2N) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6402.38
®
Stratix IV E FPGAEntwicklungskit
Das Stratix IV E FPGA-Entwicklungskit von Altera bietet eine komplette System-Level-Designumgebung, die sowohl die Hardware
als auch die Software einschließt, die für sofortige Entwicklung von FPGA-Designs erforderlich ist. Diese Karte bietet in Verbindung
mit einer einjährigen Lizenz für die Quartus II-Software alles, was für den Beginn der Prototypentwicklung für eine Vielzahl moderner
Designs erforderlich ist. Mit diesem Entwicklungskit können Sie: • Aus DDR3 DIMMs, QDR II+ und RLDRAM II-Speicher bestehende
Speicher-Subsysteme entwickeln und testen • Prototypen entwickeln und ihren Überprüfungszyklus sowie die Zeit bis zur Markteinführung verringern • Designs erstellen, die zu den preiswerten HardCopy® IV E ASICs von Altera migrieren können • Designs nahtlos
von Stratix III F1152 FPGAs von Altera migrieren • Die Vorteile des modularen und skalierbaren Designs dieses Entwicklungskits
mithilfe einer Schnittstelle für High Speed Mezzanin-Karten (HSMC) zur Verbindung mit einer von über 20 verschiedenen HSMCs der
Partner von Altera nutzen.
Kit enthält: Stratix IV E FPGA-Entwicklungskarte mit IV E EP4SE530H35C2NES FPGA-Baustein, Konfiguration, Status und Setup-Elemente: • Fast Passive Parallel-Konfiguration (FPP) über einen MAX® II EPM2210 CPLD und Flash-Speicher • Integriertes
USB-BlasterTM Download-Kabel mit Quartus II-Programmierer Takte: • Integrierte Taktoszillatoren: 50 MHz, 66 MHz, 100 MHz und
125 MHz • SMA-Steckverbinder für externen Takteingang • SMA-Steckverbinder für Taktausgang Allgemeiner anwendungsspezifischer
E/A: • LEDs • Drucktasten • DIP-Schalter • Grafische LCD • Zeichen-LCD • Vier 7-Segment-Anzeigen Speichergeräte: • 2 GByte DDR3
SDRAM DIMM mit 72-Bit-Datenbus • 72 Mbit QDRII+ SRAM mit 18-Bit-Datenbus • 576 Mbit RLDRAM II CIO-Baustein mit 36-BitDatenbus • 18 Mbit SSRAM mit 36-Bit-Datenbus • 512 Mbit Flash mit 16-Bit-Datenbus Komponenten und Schnittstellen: • Zwei HSMCAnschlüsse • 10/100/1000BASE-T Ethernet PHY mit RJ-45-Steckverbinder • Temperaturmessschaltkreis • Leistungsmessschaltkreis
Weitere Merkmale: • 8,25" × 7" Karte • Bench Top-Design Stratix IV E FPGA-Entwicklungskit CD-ROM : • Designbeispiele (Portal
für Kartenaktualisierung mit Nios®II-Prozessor, Webserver und entfernter Systemaktualisierung, Kartentestsystem) • Vollständige
Dokumentation DVD Altera Complete Design Suite: • Quartus II Software-Entwicklungskit Edition mit Unterstützung für Stratix IV
FPGAs und HardCopy IV ASICs (einjährige Lizenz enthalten) • Nios II Embedded Design Suite • MegaCore® IP Library mit TripleSpeed Ethernet, DDR3, RLDRAM II und QDR II+ MegaCore Intellectual Property (IP) Kernen Loop-Back- und Debug-HSMCs,
Versorgungsadapter und Kabeln
544-2605-ND
(DK-DEV-4SE530N). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6001.92
Videoeingang-Tochterkarte
Die Videoeingangs-Tochterplatine von Altera ermöglicht Composite-Video-Verbindung zu einer mit einem
Standard-Erweiterungssteckverbinder ausgerüsteten FPGA-Entwicklungskarte von Altera oder einem Drittanbieter. Dies ist ideal
für Entwicklungsanwendungen mit den Video- und Bildverarbeitungslösungen, die bei jeder Bildverarbeitung durchgeführt werden
müssen. Die Tochterkarte gehört zum Lieferumfang des Video-Entwicklungskits, Cyclone II Edition; sie ist auch als separater Artikel
erhältlich.
USB-Blaster™-Kabel
Das USB-Blaster-Download-Kabel wird mit dem Standard-USB-Port eines PCs verbunden. Das Kabel stellt eine HardwareSchnittstelle entweder zu einem Standard-RS232-Port oder zum USB-Port eines PCs oder einer UNIX-Workstation dar. Es liefert
Konfigurationsdaten an Excalibur™, Mercury™, APEX™ II, APEX 20K, ACEX® 1K, FLEX®, 10K, FLEX 8000 und FLEX 6000-Bausteine
und Programmierdaten an MAX® 9000, MAX 7000S, MAX 3000A, MAX 7000B und MAX 7000A-Bausteine.
P0302-ND
USB-Blaster-Download-Kabel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60.06
Highspeed AD/DA-Karten
Merkmale: • Zwei AD-Kanäle mit 14-Bit-Auflösung und Datenraten bis 65 MS/s • Zwei DA-Kanäle mit 14-Bit-Auflösung und
Datenraten bis 125 MS/s • Zwei Schnittstellen mit HSMC und GPIO, vollständig kompatibel mit Cyclone III Starterkit und
DE0/DE1/DE2/DE3 usw. • Taktquellen mit Oszillator 100 MHz, SMAs für AD und DA und PLL über HSMC- oder GPIOSchnittstelle • Größe: 90,3 × 78,2 mm
P0003_GPIO-ND
(P0003_GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175.38
P0003_HSMC-ND
(P0003_HSMC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175.38
DE0-Entwicklungs- und -Ausbildungskarte
Techn. Daten: • Altera Cyclone® III 3C16 FPGA-Baustein • Altera serieller Konfigurationsbaustein EPCS4 • USB-Blaster
(integriert) für Programmierung und anwendungsspezifische API-Steuerung; Unterstützung für JTAG und Active Serial • (AS)
Programmiermodi • 8 MByte SDRAM • 4 MByte Flash-Speicher • SD-Kartensockel • 3 Drucktastenschalter • 10 Kippschalter
• 10 grüne Benutzer-LEDs • 50-MHz-Oszillator für Taktquellen • VGA DAZ (4 Bit Widerstandsnetzwerk) mit VGA-Ausgang • RS232Transceiver • PS/2-Maus/Tastatur-Steckverbinder • Zwei Erweiterungssteckleisten mit 40 Stiften Inkl.: • DE0-Karte • USB-Kabel
für FPGA-Programmierung und Steuerung • DE0-System-CD enthält: • Altera Quartus® II Web Edition und Nios® II Embedded
Design Suite Evaluation Edition Software • DE0-Dokumentations- und Support-Material inkl. Benutzerhandbuch, Dienstprogramm
für Systemsteuerung, Referenzdesigns und Demos, Datenblätter, Tutorials sowie einen Satz mit Laborübungen • Transparente
Kunststoffhülle für die Karte • Netzteil für Wandmontage, 7,5 V DC
P0037-ND
(P0037) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95.30
DE1-Entwicklungs- und -Ausbildungskarte
Technische Daten: FPGA: • Cyclone II EP2C20F484C7 FPGA und EPCS4 serieller Konfigurationsbaustein
E/A-Bausteine: • Integrierter USB-Blaster für FPGA-Konfigurations-RS-232-Anschluss • VGA DAU
Widerstandsnetzwerk (4096 Farben) • PS/2-Maus- oder Tastaturanschluss • Line-in, Line-out, Mikrofoneingang
(24-Bit-Audio-CODEC) • Erweiterungssteckleisten (76 Signalstifte) Speicher: • 8 MB SDRAM, 512 KB SRAM, 4 MB
Flash • SD-Kartensteckplatz-Schalter, LEDs, Anzeigen und Takte: • 10 Kippschalter • 4 entprellte Drucktastenschalter • 10 rote
LEDs, 8 grüne LEDs • 4 7-Segment-Anzeigen • 27-MHz- und 50-MHz-Oszillatoren, externer SMA-Takteingang
P0528-ND
(P0528) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125.13
DE2-Entwicklungs- und -Ausbildungskarte
Technische Daten: FPGA: • Cyclone II EP2C35F672C6 FPGA und EPCS16 serieller Konfigurationsbaustein
E/A-Bausteine: • Integrierter USB-Blaster für FPGA-Konfiguration • 10/100 Ethernet, RS-232, InfrarotPort • Videoausgang (VGA 10-Bit DAU) • Videoeingang (NTSC/PAL/Multiformat) • USB 2.0 (Typ A und B)
• PS/2-Maus- oder Tastaturanschluss • Line-in, Line-out, Mikrofoneingang (24-Bit-Audio-CODEC) • Erweiterungssteckleisten
(76 Signalstifte) Speicher: • 8 MB SDRAM, 512 KB SRAM, 4 MB Flash • SD-Kartensteckplatz Schalter, LEDs, Anzeigen und Takte:
• 18 Kippschalter • 4 entprellte Drucktastenschalter • 18 rote LEDs, 9 grüne LEDs • Acht 7-Segment-Anzeigen • LCD-Anzeige, 16 x 2
• Oszillatoren mit 27 und 50 MHz, externer SMA-Takteingang Hinweis: Sonderpreise für Lehreinrichtungen auf Anfrage verfügbar.
P0301-ND
(P0301) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 373.45
DE2-70-Entwicklungs- und -Ausbildungskarte
Inhalt: • Altera Cyclone® II 2C70 FPGA-Baustein • Altera serieller Konfigurationsbaustein EPCS16 • USBBlaster (integriert) für Programmierung und anwendungsspezifische API-Steuerung; Unterstützung für
JTAG und Active Serial (AS) Programmiermodi • 2 MByte SSRAM • Zwei 32 MByte SDRAM • 8
MByte Flash-Speicher • SD-Kartensockel • 4 Drucktastenschalter • 18 Kippschalter • 18 rote Benutzer-LEDs • 9 grüne
Benutzer-LEDs • 50-MHz-Oszillator und 28,63-MHz-Oszillator für Taktquellen • 24-Bit-Audio-CODEC mit CD-Qualität und
Line-in-, Line-out- und Mikrofoneingangsbuchsen • VGA DAU (10 Bit HS Dreifach-DAUs) mit VGA-Ausgang • 2 TV-Decoder
(NTSC/PAL/SECAM) und TV-Eingangssteckverbinder • 10/100-Ethernet-Controller mit einem Steckverbinder • USB Host/
Slave-Controller mit USB-Anschlüssen Typ A und B • RS-232-Transceiver und 9-poliger Steckverbinder • PS/2-Maus/TastaturSteckverbinder • IrDA-Transceiver • 1 SMA-Steckverbinder • Zwei Erweiterungssteckleisten mit 40 Stiften und Diodenschutz
Hinweis: Sonderpreise für Lehreinrichtungen auf Anfrage verfügbar.
P0304-ND
(P0304) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 426.03
MAX® II Micro Package
Das MAX II Micro-Paket enthält alle Komponenten zur Verwendung der MAX II Micro-Karte in Verbindung mit einem Computer, auf
dem die Microsoft Windows-Software ausgeführt wird.
P0305-ND
(P0305) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55.26
Digital-Entwicklungskits und Sensor
P0307-ND: Das Entwicklungskit für 4,3"-LCD-Touch-Panel mit ultra-hoher Auflösung bietet Benutzern ein hochwertiges Vollfarb800x480-LCD-Touch-Panel mit vollständigen Referenzdesigns und Quellcode zur Entwicklung von Anwendungen mithilfe eines
Touch-Panels auf den Altera-DE2-70/DE2/DE1-Karten und Altera-Cyclone-II-/Cyclone-III-Starterkits.
P0001-ND: Das 5-Megapixel-Digitalkamera-Entwicklungskit TRDB_D5M enthält alles, was zum Entwickeln einer 5-MegapixelDigitalkamera auf der Terasic FPGA-Systemkarte erforderlich ist. Das Kit enthält das Hardwaredesign (in Verilog) und Software, um
das aufgenommene Bild auf den PC zu laden und als BMP/JPG-Datei zu speichern. Die Einführungsanleitung beschreibt, wie die
Digitalkamerafunktionen ausgeführt werden.
P0006-ND: THDB-SUM (HSMC zu Santa Cruz/USB/Mictor-Tochterkarte) ist eine Adapterkarte zum Konvertieren von High-SpeedMezzanin-Steckverbinder-E/A (HSMC) auf die Schnittstellen Santa Cruz(SC), USB, Mictor und SD-Karte. Der Benutzer kann diese
Schnittstellen auf einer Host-Karte mit einem HSMC-Steckverbinder einsetzen.
P0033-ND: Die THDB-HTG-Karte ist ausgelegt , um High-Speed-Mezzanine-Steckverbinder-E/A (HSMC) auf drei 4-Pin-ErweiterungsPrototyping-Steckverbinder zu konvertieren, die mit Altera DE2/DE1 Erweiterungssteckleisten kompatibel sind. Benutzer können über
eine THDB-HTG-Karte bis zu drei Altera DE2/DE1-Karten (oder zugewiesene Tochterkarten) auf einer HSTC/HSMC-SchnittstellenHost-Karte anschließen.
P0307-ND
(P0307) 4,3-Zoll-Digital-Touch-Panel-Entwicklungskit (RoHS-konform) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136.14
Merkmale: • 2 Composite-Video-Eingangskanäle, die den Texas Instruments (TI) TVP5146 ADU verwenden • Unterstützung für
NTSC/PAL • 10 Bit BT.656 Ausgang • Kompatibilität mit Erweiterungssteckverbinder mit den meisten Altera-Entwicklungskits
P0001-ND
(P0001) 5-Megapixel-Digitalkamera-Entwicklungskit (RoHS-konform). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68.07
P0006-ND
(P0006) THDB-SUM-Adapterkarte (RoHS-konform) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71.27
544-1704-ND
P0033-ND
(P0033) THDB-HTG HSMC auf GPIO-Tochterkarte . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44.04
620
(DK-VIDEO-TVP5146N) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156.16
(DE2011-DE)
Kostenloser Versand für Bestellungen über 65 €!
Alle Preise verstehen sich in Euro und enthalten Zollgebühren.