Checkliste zur Altium-PCB

Höhere technische
Bundeslehr- und
Versuchsanstalt
St. Pölten
Abteilung
Version
Elektronik
2.0
CHECKLISTE
zur ALTIUM-PCB-Entwicklung
Richtlinien und Unterlagen auf http://elearning.htlstp.info Leiterplattenfertigung
Eigenen Projektordner auf der Festplatte anlegen
Projekt anlegen (File New Project PCB-Project)
Schematik anlegen (File New Schematik)
PCB anlegen (File New PCB)
Alle 3 Dateien im Projektordner speichern, dabei neuen Namen vergeben
(File Save Project As)
Grundeinstellungen Allgemein
DXP Preferences Schematik General • Convert Cross-Junctions anhaken
DXP Preferences PCB-Editor Interactive Routing • Track Width Mode = “Rule Preferred”
• Via Size Mode = “Rule Preferred”
Grundeinstellungen Schematik
[rechte Maustaste] Options Document Options
Sheet Color (Weiß), Border Color (Schwarz), Show Reference Zones ausschalten, Grid und Electrical Grid enable, Blattgröße A4
Grundeinstellungen PCB
[rechte Maustaste] Options Board Options
Unit Metric (=mm); Snap Grid 2 x 50mil; Component Grid (2x 100mil);
Grid 2 100mil
[rechte Maustaste] Options Mechanical Layers
Umbenennen auf: Mechanical 1 Top-txt; Mechanical 2 Bot-txt
Mechanical 3 Bemaßung; Mechanical 4 Kontur
und einblenden mit enable
Design => Rules
Electrical Clearance Clearance = 0.38mm
(=Kupferabstände)
Clearance_1 = 0.75; Full Querry = Inpolygon
Routing Width Width: Min=0.38; Pref=0.75; Max=relativ egal (6mm)
(=Kupferbreiten)
Routing Routing Via Style: Hole: Min=0.75; Max=0.95; Pref=0.85mm
Via: Min=1.75; Max=1.95; Pref=1.85mm
(=Lochdurchmesser und Restringeinstellungen für Vias)
Plane Polygon Connect Style: Conductor = 0.5mm; 4 Conductors
(=Wärmefallen)
Manufacturing Minimum Annular Ring = 0.5mm
(=Restring für Pads)
Manufacturing Hole Size: Min=0.75; Max=4.1mm
(=Lochdurchmesser für Pads)
Libraries laden
In der Statuszeile auf „System“ Libraries Button “Libraries” Bei Reiter “Installed” alles ausklicken (Häkchen muss weg sein)
Bei Reiter „Project“ Button „Add Library” Pfad eingeben und bei
“Dateityp” auf “All Files (*.*) umstellen
Libraries Sode-part und Sode-Sym öffnen (gültig für 1. Jahrgang)
© Sode & Bauw
-1-
Höhere technische
Bundeslehr- und
Versuchsanstalt
St. Pölten
Abteilung
Version
Elektronik
2.0
CHECKLISTE
zur ALTIUM-PCB-Entwicklung
Richtlinien und Unterlagen auf http://elearning.htlstp.info Leiterplattenfertigung
Schematik zeichnen
Bauteilsymbole platzieren (Doppelklick auf das Symbol in der Schematik; mit der
„Space“-Taste lassen sich die Bauteilsymbole rotieren
Schaltung verdrahten:
Tools Annotate Schematik (die ?-Bauteile autom. umbenennen)
Update Changes List OK Accept Execute Changes (wenn überall 2
grüne Häkchen sind auf CLOSE)
Doppelklick auf Bauteil Eigenschaftenfenster öffnet sich
1) Footprints überprüfen bzw. korrigieren
2) Bauteilwert eingeben (bei Comend)
Design Update PCB Document Execute Changes (wenn überall 2
grüne Häkchen sind auf CLOSE)
PCB entwickeln
„Rechteck“ (Room) entfernen
Footprints im schwarzen Bereich optimal positionieren
(Netznamen beachten)
Auf BOTTOM-Layer wechseln
Leiterzüge verlegen
(Leitungen müssen BLAU sein)
Designator (R1…) zentrieren (Doppelklick auf Bauteil-Designator; Autoposition
Center)
Ev. Montagebohrungen ∅ 3.15mm montieren
Platzhalter für EN-Nummer montieren (auf Sode-part.PCBlib wechseln)
Platine beschriften
(Schriftstärke min= 0.4mm; Schrifthöhe min= 2.5mm;)
Schrift am Layer BOT-txt spiegeln (MIRROR anhaken);
Schrift am Layer TOP-txt (falls verwendet) nicht spiegeln
[rechte Maustaste] Snap Grid 1mm
Platinenumrandung (am Layer Kontur) zeichnen (Stichstärke = min 0.4mm)
Kontur filtern mit:
Auf Konturlinie stellen [rechte Maustaste] Find Similar Objects Layer –
Kontur – SAME Apply (die gesamte Kontur müsste nun selektiert sein) OK
Fenster “PCB-Inspector” schließen
Design Board Shape Design from selected Object
Filter aufheben
Nullpunkt auf Kontur setzen (in der linken, unteren Ecke)
Kontur bemaßen (am Layer Bemaßung) ACHTUNG: Bemaßung in ganze mm!
In der Statuszeile auf “PCB” PCB anhaken links erscheint das PCB-Panel
das Dropdown auf „Hole Size Editor“ umstellen und Lochdurchmesser lt.
Liste überprüfen:
Zu verwendende Bohrer: 0.75; 0.85; 0.95; 1.05; 1.15; 1.25; 1.55; 1.75; 2.10;
2.15; 2.25; 2.55; 3.10; 3.15; 3.25; 3.65; 4.10
Design Rule Check (DRC) durchführen: Tools Design Rule Check Button
„Run Design Rule Check“ => Prüfbericht ohne Fehler
© Sode & Bauw
-2-
Höhere technische
Bundeslehr- und
Versuchsanstalt
St. Pölten
Abteilung
Version
Elektronik
2.0
CHECKLISTE
zur ALTIUM-PCB-Entwicklung
Richtlinien und Unterlagen auf http://elearning.htlstp.info Leiterplattenfertigung
Dokumentation drucken
File Smart PDF Next Current Projekt (Next) SCH & PCB sollten
markiert sein (Next) Next Next Next Next Finish Output-Job-Manager öffnet sich (hier können noch weitere Dokumente zugefügt
werden …)
Welche Unterlagen werden benötigt?
Für die Fertigung: Top- und Bottom-Layer (beide nicht spiegeln); Bohrplan inkl.
Bemaßung (gespiegelt); DRC-Prüfbericht
Zum Bestücken: Schaltplan; Bestückungsplan; Stückliste
© Sode & Bauw
-3-