eletrônica de potência

Transcrição

ISSN 1414-8862
ELETRÔNICA DE POTÊNCIA
REVISTA DA SOCIEDADE BRASILEIRA DE ELETRÔNICA DE POTÊNCIA SOBRAEP
VOL. 9, Nº 1, JUNHO DE 2004
ÍNDICE
Corpo de Revisores................................................................................................................. ii
Editorial................................................................................................................................... iii
Chamada de Trabalhos para a Seção Especial Controle Aplicado em Eletrônica de
Potência................................................................................................................................... iv
ARTIGOS DA SEÇÃO REGULAR
Análise e Projeto de um Conversor Bidirecional PWM de Alto Desempenho para Interface
entre o Barramento CC e o Banco de Baterias
L. Schuch, C. Rech, Hélio L. Hey, H. A. Gründling, H. Pinheiro e José R. Pinheiro................................... 1
Conversor Boost Acoplado à Saída de um Retificador Trifásico de 18kW Utilizando o
Transformador de Interfase de Linha
A. Chehab, J. Urbanetz Jr. e I. Barbi.................................................................................................................... 13
Introdução às Técnicas de Síntese e Aplicações de Indutâncias Negativas
T. E. Nuñez-Zuñiga e J. A. Pomilio.............................................................................................................. 19
Repetitive-Based Control for Selective Active Filters Using Discrete Cosine Transform
F. P. Marafão, P. Mattavelli, S. Buso and S. M. Deckmann............................................................................... 29
Implementação de um Medidor do Conjugado para Motores de Indução com DSP
F. V. de Carvalho, L. E. B. da Silva, G. L. Torres, J. O. P. Pinto e B. K. Bose........................................... 37
Sistemas de Acionamento de Máquinas com Estratégias de Controle Tolerante a Faltas
R. L. A. Ribeiro, C. B. Jacobina, E. R. C. da Silva e A. M. N. Lima........................................................ 45
Projeto do Reator Eletrônico Auto-Oscilante
A. R. Seidel, F. E. Bisogno, R. K. Pavão e R. N. do Prado...................................................................... 53
A Novel High-Power-Factor Single-Switch Electronic Ballast for Compact Fluorescent
Lamps
M. Ponce, J. Arau, R. Osorio, M. A. Juárez and J. M. Alonso.................................................................... 63
Metodologia de Projeto para o Filtro Ressonante LCC de Reatores Eletrônicos com
Controle de Luminosidade para Lâmpadas Fluorescentes
F. T. Wakabayashi e C. A. Canesin............................................................................................................. 71
Normas para Publicação de Trabalhos na Revista Eletrônica de Potência............................. 81
Eletrônica de Potência - Vol. 9, n° 1, Junho de 2004.
i
Corpo de Revisores desta edição de Eletrônica de Potência
Arnaldo José Perin – UFSC
João Luiz Andres – TYCO – EUA
Carlos Alberto Canesin – UNESP–FEIS
José Luiz F. Vieira – UFES
Carlos Augusto Ayres – UNIFEI
José Renes Pinheiro – UFSM
Denizar Cruz Martins – UFSC
Lourenço Matakas Jr. – EPUSP
Domingos S. L. Simonetti – UFES
Lúcio dos Reis Barbosa – UEL
Edson H. Watanabe – COPPE/UFRJ
Márcio Almeida Có – CEFET-ES
Enes Gonçalves Marra – UFG
Maurício Aredes – COPPE/UFRJ
Ernane A. Alves Coelho, UFU
Nimrod Vazquez Nava – ITC–Celaya – México
Fábio Toshiaki Wakabayashi – UNESP–FEIS
Octávio G. de S. Castelhões – COPPE/UFRJ
Falcondes J. M. de Seixas – UNESP-FEIS
Pedro Gomes Barbosa – UFJF
Fernando L. M. Antunes – UFC
Peter Mantovanelli Barbosa – ABB – Suíça
Fernando P. Marafão – UNICAMP
Porfírio Cabaleiro Cortizo – UFMG
Gilberto Drumond Sousa – UFES
Ricardo Nederson do Prado – UFSM
Guilherme Rolim – COPPE/UFRJ
Walter Issamu Suemitsu – COPPE/UFRJ
Hélio Leães Hey – UFSM
Walter Kaiser – EPUSP
Henrique A. C. Braga – UFJF
Wilson A. Filho – UFES
Humberto Pinheiro – UFSM
ii
EDITORIAL
Este é o primeiro número do nono volume da Revista Eletrônica de Potência, editada pela
SOBRAEP – Sociedade Brasileira de Eletrônica de Potência, são nove anos de circulação.
Nesta edição são apresentados os artigos aprovados para a Seção Regular, um artigo ainda da
Seção Especial Retificadores com Alto Fator de Potência e dois artigos da Seção Especial Qualidade e
Eficiência em Sistemas de Iluminação, entretanto, todos eles aprovados para publicação na Seção
Regular.
Nossos agradecimentos aos editores também envolvidos com estes artigos, Prof. Domingos Sávio
Lyrio Simonetti e Prof. Walter Kaiser, assim como aos revisores desta edição e em especial aos autores,
os quais têm prestigiado nossa Revista.
É com também satisfação que anunciamos o nosso QUALIS A – CAPES para a Revista Eletrônica
de Potência, conceito este de muita importância para a comunidade envolvida com a Eletrônica de
Potência e suas aplicações no país.
Nesta edição é apresentada a Chamada de Artigos para a Seção Especial Controle Aplicado em
Eletrônica de Potência, coordenada e a ser editada pelos Editores Especiais Prof. Humberto Pinheiro da
UFSM – Santa Maria (RS) e Prof. Marcelo Godoy Simões da Colorado School of Mines – Golden(CO)EUA. Desde já, nosso muito obrigado aos Profs. Humberto e Marcelo pela valiosa colaboração.
No site iSOBRAEP ( http://www.dee.feis.unesp.br/lep/revista/ ) encontram-se todas as
informações a respeito das Seções Especiais em Andamento e aquelas Previstas para o período 20042005.
Visitem o site iSOBRAEP e enviem suas contribuições. Relembramos à comunidade que o
sistema iSOBRAEP é o único meio, totalmente eletrônico, de submissão e análise de artigos para a
Revista Eletrônica de Potência, editada pela SOBRAEP, não somente para as Seções Especiais, como
também para a Seção Regular de nossa Revista. Neste mesmo site encontram-se as informações e Normas
de Publicação para a Revista. Somente artigos aprovados e submetidos rigorosamente em concordância
com estas Normas serão publicados.
Finalmente, reforço a todos os autores e leitores da Revista Eletrônica de Potência a necessidade
de referenciarmos nossa Revista, em todas as publicações pertinentes, para que a mesma tenha o impacto
científico que desejamos.
Carlos Alberto Canesin, UNESP – FEIS
Editor Geral
iii
Revista Eletrônica de Potência da SOBRAEP
SEÇÃO ESPECIAL
A revista Eletrônica de Potência da SOBRAEP está preparando uma seção especial com
artigos técnicos de conteúdo especializado no tema:
CONTROLE APLICADO EM ELETRÔNICA DE POTÊNCIA.
Autores em potencial estão convidados a submeter manuscritos onde a contribuição esteja
clara e solidamente comprovada, preferencialmente com resultados experimentais. Os temas
dessa seção especial incluem:
•
•
•
•
•
•
•
Técnicas de controle robusto, controle adaptativo, controle por modos deslizantes
em aplicações com conversores estáticos;
Modelagem e controle digital de sistemas e circuitos com conversores estáticos;
Aplicação de microcontroladores e DSP para o controle de conversores estáticos;
Redes neurais, lógica fuzzy e neuro-fuzzy, algoritmos genéticos aplicados a
sistemas com conversores estáticos;
Controle de retificadores PWM, inversores, filtros ativos e UPS;
Controle de máquinas elétricas;
Aplicações de controle em eletrônica de potência para sistemas de energia
renováveis.
Outros tópicos, dentro do tema proposto, poderão ser contemplados. Os editores desta seção
especial são:
Prof. Ph.D. Humberto Pinheiro, UFSM-RS, Editor em Controle de Tempo Discreto
Prof. Ph.D. Marcelo Godoy Simões, Colorado School of Mines-EUA, Editor em
Controle Inteligente
A submissão dos artigos deverá ser feita somente por via eletrônica no formato e tamanho
usual da revista. Envie sua proposta de artigo completo através do site iSOBRAEP, cujo
endereço (url) é:
http://www.dee.feis.unesp.br/lep/revista
O cadastro deverá ser efetuado no site iSOBRAEP, optando-se pelo Link desta Seção Especial
para envio do artigo. Para maiores informações contate os editores especiais:
e-mail: [email protected]
As datas limites são:
Submissão de Artigos: 01 de Junho de 2004 até 15 de Dezembro de 2004
Revisão Inicial: até 10 de Março de 2005
Submissão de Artigos Aceitos e Corrigidos: até 10 de Abril de 2005
Revisão Final: até 10 de Maio de 2005
Publicação: Vol.10, no.1, Junho de 2005
iv
SOBRAEP
Diretoria (2002-2004)
Presidente: Domingos Sávio Lyrio Simonetti – UFES
Vice-Presidente: Carlos Alberto Canesin – UNESP – Ilha Solteira
1.o Secretário: Gilberto C. D. Sousa – UFES
2.o Secretário: José Luiz F. Vieira – UFES
Tesoureiro: Wilson C. P. de Aragão Filho – UFES
Conselho Deliberativo (2002-2004)
Alexandre Ferrari de Souza – UFSC
Cícero M. T. Cruz – UFC
Denizar Cruz Martins – UFSC
Edson H. Watanabe – UFRJ
Edison Roberto C. da Silva – UFCG
Enes Gonçalves Marra – UFG
Enio Valmor Kassick – UFSC
Ivo Barbi – UFSC
João Batista Vieira Júnior – UFU
José Antenor Pomilio – UNICAMP
José Renes Pinheiro – UFSM
Endereço da Diretoria
SOBRAEP
DEL / CTUFES
Cx. Postal 01-9011
29060-970 – Vitória – ES – Brasil
Fone: +55.(27).33352681 – Fax.: +55.(27).33352644
Eletrônica de Potência
Editor:
Prof. Carlos Alberto Canesin
UNESP – FEIS – DEE
C. P. 31
15385-000 – Ilha Solteira – SP – Brasil
http://www.dee.feis.unesp.br/lep/revista
Conselho Editorial:
Carlos Alberto Canesin – UNESP–FEIS
Domingos L. S. Simonetti – UFES
Hélio Leães Hey – UFSM
Ivo Barbi – UFSC
José Antenor Pomilio – UNICAMP
Richard M. Stephan – COPPE–UFRJ
Walter Kaiser – EPUSP
Responsável pela edição: Prof. Carlos Alberto Canesin, UNESP-Ilha Solteira (SP).
Eletrônica de Potência é distribuída gratuitamente a todos os sócios da SOBRAEP
v
vi
ANÁLISE E PROJETO DE UM CONVERSOR BIDIRECIONAL PWM DE ALTO
DESEMPENHO PARA INTERFACE ENTRE O BARRAMENTO CC E O BANCO
DE BATERIAS
Luciano Schuch, Cassiano Rech, Hélio L. Hey, Hilton A. Gründling,
Humberto Pinheiro, José R. Pinheiro
Grupo de Eletrônica de Potência e Controle – GEPOC
Universidade Federal de Santa Maria – UFSM
CEP: 97015-900 – Santa Maria, RS – Brasil
[email protected], [email protected] - http://www.ufsm.br/gepoc/
Resumo – Este artigo apresenta a análise e o projeto de
um conversor bidirecional PWM (buck/boost) usado para
interface entre o barramento CC e o banco de baterias.
Um procedimento de projeto é proposto para o circuito
de potência e de controle. Com este procedimento de
projeto são definidas as freqüências de operação de cada
conversor levando em consideração os níveis de potência
e tensão, a fim de reduzir as perdas por comutação sem
degradar as especificações impostas ao conversor. Além
disto, é proposta a utilização de um filtro para minimizar
as ondulações de corrente e tensão nas baterias,
aumentando a vida útil das mesmas sem penalizar o
volume e/ou a freqüência de operação do conversor. Um
protótipo de 580W foi implementado para validar o
procedimento de projeto e verificar o desempenho do
sistema proposto. Adicionalmente, um conversor boost
(pré-regulador) foi incluído ao estágio de entrada para
correção do fator de potência. 1
Palavras-Chaves – Banco de baterias, Controle
clássico, UPS.
ANALYSIS AND DESIGN OF A HIGHPERFORMANCE BI-DIRECTIONAL PWM
CONVERTER FOR DC BUS AND BATTERY
BANK INTERFACE
Abstract – This paper presents the analysis and design
of a bi-directional PWM converter (buck/boost) used as
interface between a critical dc bus and a battery bank. A
design procedure for the power and control circuit is
proposed. In this design procedure, the definition of the
operation frequency of each converter takes into account
the different power and voltage levels at loads to reduce
the commutation losses without degrading the
specifications imposed to the converter. Furthermore, it
is proposed the utilization of an appropriate filter to
minimize the current and voltage ripples at battery,
increasing battery life without penalizing the volume
and/or the switching frequency of the converter.
Experimental results based on a 580W prototype are
presented to validate the proposed design procedure and
to demonstrate the performance of the proposed
Artigo Submetido em 25/09/2002. Primeira Revisão em 17/02/2002.
Segunda Revisão em 29/08/2003. Aceito sob recomendação do Editor Prof.
Domingos Sávio Lyrio Simonetti.
approach. Additionally, a boost preregulator was
included at input stage for power factor correction.
Keywords – Battery bank, Classic control, UPS.
I. INTRODUÇÃO
Um componente essencial em sistemas de fornecimento
ininterrupto de energia (UPS - Uninterruptible Power
Systems) é o dispositivo de armazenamento da mesma, que
supre energia para cargas críticas em períodos de falha da
fonte primária. O sistema de armazenamento de energia mais
utilizado em UPS são as baterias. Assim, uma atenção
especial deve ser dada a este dispositivo, pois grande parte
dos custos, do volume e do peso de uma UPS corresponde às
baterias [1]. Ainda, a flexibilidade na escolha do nível de
tensão torna possível reduzir o número de baterias, para uma
mesma autonomia e potência, reduzindo o custo do banco de
baterias.
Entre os diversos tipos de baterias existentes, as de
chumbo-ácido reguladas por válvula (VRLA - Valve
Regulated Lead Acid) têm sido mais utilizadas [2]-[4], pois
apresentam um reduzido custo inicial. Entretanto, sua vida
útil fica em torno de 4 anos e depende de fatores como: modo
de carga e descarga, temperatura, ondulações (ripple) de
corrente e de tensão. Dentre estes fatores, o modo de carga e
descarga é o mais crítico [5], sendo recomendado por
diversos fabricantes de baterias o método de carga IU (um
nível de corrente e um nível de tensão) [3], [4]. Este método
de carga consiste em aplicar uma corrente constante (curva I)
até que a tensão atinja o valor de equalização (ou
gaseificação). Após este valor, o carregador de baterias
mantém a tensão constante(curva U) para manter o estado de
carga completa, compensando as perdas internas das baterias
(autodescarga).
Na atualidade, devido ao crescente número de cargas nãolineares, normas internacionais regulamentam o conteúdo
harmônico de corrente injetados na rede pública de energia,
fazendo com que seja necessário a introdução de um estágio
pré-regulador nos carregadores de baterias/UPS. Neste
sentido, em [6] e [7] são apresentados carregadores de
baterias que apresentam reduzido conteúdo harmônico na
corrente drenada da rede e baixas perdas por comutação.
Contudo, a corrente de carga do banco de baterias apresenta
níveis significativos de ondulações de 120Hz, penalizando a
vida útil das mesmas. Em [8] é apresentado um carregador de
baterias cujas ondulações de 120Hz são eliminadas. Todavia,
a ondulação de alta freqüência não é eliminada e sua
1
vin(t)
préregulador
carga
crítica
conversor
bidirecional
Vbat
Figura 1. Estágios de potência do sistema em estudo.
II. DESCRIÇÃO DE CONVERSOR
Na Figura 2 é ilustrado o conversor bidirecional
juntamente com o conversor pré-regulador. Nesta mesma
figura são apresentados os estágios de operação do conversor
em estudo.
O conversor boost de entrada (pré-regulador), visto na
Figura 2(a), é composto por uma ponte de diodos, um indutor
(Lbb), um diodo (D3), um interruptor (S3) e um capacitor (Cb).
Foi também incluído um filtro de entrada (Cfin e Lfin) ao
conversor pré-regulador, para minimizar a distorção na
corrente de entrada e reduzir a interferência eletromagnética
(EMI).
O conversor bidirecional (buck/boost) apresenta dois
interruptores (S1 e S2), dois diodos (D1 e D2), um banco de
baterias e um filtro T composto por dois indutores (Lb e Lf) e
um capacitor Cf. Este conversor é parte de um sistema
“stand-by”, que tem a função de recarregar o banco de
baterias e suprir energia para a carga crítica ou para outro
conversor/subsistema quando houver uma falha na rede
pública de energia.
2
Lbb
S1
D1
Lb
Cb
Lfin
vin(t)
S3
Cf
S2
D2
S1
D1
Lf
Vbat
Carga
D3
Cfin
D3
Lbb
Lb
Cb
Lfin
vin(t)
S3
Cf
S2
D2
S1
D1
Lf
Vbat
Carga
(a)
Cfin
(b)
D3
Lbb
Lb
Cb
Lfin
vin(t)
S3
S2
D2
Cf
Lf
Vbat
Carga
minimização é inversamente proporcional ao volume e a
freqüência de comutação do conversor.
Para minimizar os problemas mencionados anteriormente,
este artigo propõe a utilização de um conversor bidirecional
(buck/boost) modulado por largura de pulso (PWM - Pulse
Width Modulation) para interface entre o barramento CC e o
banco de baterias. Os procedimentos de projeto dos
dispositivos de potência e do circuito de controle são
apresentados. A definição das freqüências de operação de
cada conversor considera os níveis de potência e de tensões
das cargas para se obter uma redução nas perdas por
comutação sem degradar as especificações impostas ao
conversor. É proposta a utilização de um filtro de terceira
ordem (filtro T) para minimizar as ondulações de corrente e
tensão nas baterias, maximizando a vida útil das mesmas sem
penalizar o volume e/ou a freqüência de operação do
conversor. Para atender as normas quanto à injeção de
harmônicos na rede pública de energia (como por exemplo
IEC 61000-3-2) um conversor pré-regulador (conversor
boost operando em modo de condução descontínua) foi
incluído ao estágio de entrada, como mostrado na Figura 1.
Este artigo está organizado como segue: a seção II
descreve o conversor em estudo, e o procedimento de projeto
do conversor bidirecional é proposto na seção III. A seção IV
apresenta um exemplo de projeto e a seção V descreve o
sistema de controle utilizado. Por fim, a seção VI apresenta
os resultados experimentais obtidos a partir de um protótipo
em malha fechada de 580W.
Cfin
(c)
Figura 2. Estágios de operação do conversor em estudo: (a) préregulador; (b) pré-regulador + buck; (c) boost.
Os modos de operação do conversor bidirecional
dependem do estado da rede pública. A Figura 2(b) apresenta
o conversor bidirecional quando a tensão da rede está dentro
dos níveis aceitáveis, e o interruptor S1 está operando para
recarregar as baterias. Na Figura 2(c) é mostrado o conversor
quando houver uma falha na rede e, conseqüentemente, o
interruptor S2 deve entrar em operação para suprir energia
para a carga. Portanto, este conversor opera em dois modos,
um como conversor buck (S1-D2) e outro como o conversor
boost (S2-D1).
III. PROCEDIMENTO DE PROJETO
A. Dimensionamento do Banco de Baterias
Devido ao fato de se utilizar um conversor bidirecional
para interface entre o barramento CC e as baterias, tem-se
flexibilidade na escolha do nível de tensão do banco de
baterias. Assim, consegue-se reduzir significativamente o
custo do mesmo.
Para esta aplicação, onde o banco de baterias deve
fornecer 500W por 15 minutos, foi traçado um gráfico que
relaciona o custo, peso e volume percentuais para diferentes
valores de tensão do banco de baterias, mostrado na Figura 3.
Através dessa figura, observa-se que a tensão do banco de
baterias de 48V (quatro baterias de 12V/7Ah) apresenta o
menor custo e peso, e o volume está bem próximo do valor
mínimo.
100
80
(%)
60
40
20
24V
17Ah
36V
12Ah
48V
72V
84V 120V
7Ah
5Ah
4Ah
3Ah
Custo; Volume; Peso;
168V
2Ah
264V
1,2Ah
Figura 3. Relação do custo, peso e volume percentual em função do
nível de tensão do banco de baterias
(P0=500W, autonomia=15 min., para baterias SH).
Ondulação (%) em Ibat
100
10
1
0,1
0,01
20
50
80
Ibat = 0,7A
110
140
170
Ibat = 1,4A
200
230
Ibat = 3,5A
260
fS1(kHz)
Figura 4. Ondulação na corrente de carga das baterias x freqüência
de operação de S1.
A Figura 3 foi obtida para baterias SH (Saturnia Sistemas
de Energia LTDA) com base nos dados fornecidos pela
fabricante (dezembro de 2002). É importante destacar que
estes resultados são similares para diversas outras linhas de
baterias, tais como: Panasonic, Yuasa, Xiamen Three Cirles
(China).
B. Projeto do Conversor Bidirecional
O desafio do projeto dos dispositivos de potência está no
fato de que o conversor bidirecional opera ora como buck e
ora como boost. Estes dois estágios de operação são
diferentes porque eles processam níveis distintos de potência
e corrente. Assim, os interruptores S1 e S2 e os diodos D1 e D2
não apresentam as mesmas especificações. O projeto do
conversor deve considerar que o interruptor S1 e o diodo D2
processam uma reduzida potência (carregador de baterias) e
o interruptor S2 e o diodo D1 processam maior potência
(conversor boost de saída). Portanto, para se ter uma
apropriada relação custo-beneficio entre as perdas por
comutação e o fator volume/peso do conversor, as
freqüências de operação dos interruptores devem ser
corretamente projetadas. Assim, partindo do principio de que
o conversor de maior potência (maior nível de corrente)
opera com menor freqüência e o conversor de menor
potência (menor nível de corrente) opera com maior
freqüência, as perdas por comutação podem ser reduzidas
sem alterar as especificações impostas aos conversores
através de um apropriado procedimento de projeto.
As especificações para o projeto do conversor bidirecional
são:
P0 = Potência de saída [W];
V0 = Tensão de saída [V];
Vbat = Tensão de banco de baterias [V];
ℜ1 = Ondulação na corrente de carga do banco de
baterias [%];
ℜ2 = Ondulação na corrente no indutor Lb [%];
Ibat = Valor médio da corrente de carga do banco de
baterias [A].
Inicialmente, o indutor Lb e a freqüência de operação do
interruptor S2 são projetados em função da descarga das
baterias (modo boost). Em seguida, o indutor Lf, o capacitor
Cf e a freqüência de operação do interruptor S1 são projetados
em função da carga do banco de baterias (modo buck). Esses
parâmetros são obtidos através das relações e equações
descritas a seguir.
A freqüência de operação do interruptor S2 deve ser
inicialmente definida levando em consideração a relação
custo-benificio entre as perdas do conversor e o volume do
mesmo, como mostrado se seção seguinte. Então, o valor da
indutância Lb é obtido da equação (1) para que a ondulação
de corrente seja igual à ℜ2.
100 Vbat 2 (V0 − Vbat )
.
Lb =
(1)
ℜ 2V0 P0 f s 2
O valor da indutância Lf é calculada através da seguinte
inequação:
L
50 ≤ b ≤ 150
(2)
Lf
A inequação (2) deve ser atendida para que a diferença
entre a tensão do banco de baterias e a tensão do capacitor Cf
seja inferior a 1%, evitando assim uma ressonância entre a
energia do capacitor Cf e a energia do indutor Lf. Deste
modo, o filtro T não afeta a transferência de potência do
conversor boost. A inequação (2) é obtida através da
simulação numérica das equações apresentadas no Apêndice
A, variando-se o valor da relação entre Lb/Lf (10 a 500) e
buscando obter 0,99Vbat ≤ v Cf(t) ≤ 1,01Vbat.
Para minimizar a ondulação de corrente e tensão imposta
às baterias, a freqüência de corte do filtro T é definida como
dez vezes menor que a freqüência de operação do interruptor
S2, ou seja:
f
(3)
fcT ≤ s 2
10
Através da equação (42) do Apêndice A e dos valores de
Lf, Lb e fcT, o valor do capacitor Cf é obtido como:
Lb + L f
.
Cf =
(4)
4π 2 fcT2 L f Lb
Para determinar a freqüência de operação do interruptor S1
é utilizado o ábaco mostrado na Figura 4, que relaciona a
ondulação da corrente de carga do banco de baterias e a
freqüência de operação do interruptor S1 (freqüência do
conversor buck) [9].
3
IV. EXEMPLO DE PROJETO
As especificações para o projeto do conversor bidirecional
são mostradas na Tabela I.
Tabela I– Especificações de Projeto.
Potência de saída
Tensão de saída
Tensão do banco de baterias
Ondulação na corrente de carga do banco de baterias
Ondulação na corrente do indutor Lb
Corrente da carga do banco de baterias
P0 = 500W
V0 = 360V
Vbat = 48V
ℜ1 = 0,2%
ℜ2 = 40%
Ibat = 1,4A
Os resultados foram obtidos utilizando quatro baterias
UNIKOR 12V7AH. Para garantir um apropriado tempo de
carga e não abreviar a vida útil das baterias, a corrente de
carga das mesmas deve ser de aproximadamente 1,4A [4]. É
importante salientar que foi definida a ondulação na corrente
de carga do banco de baterias como ℜ1 = 0,2%, pois o nível
de ondulação da corrente de carga das baterias apresenta um
forte impacto na vida útil das mesmas [10]. Além de
demonstrar que com a utilização do filtro T consegue-se
obter pequenos níveis de ondulação na corrente sem
penalizar o volume do conversor.
A escolha da freqüência fs2 considera a relação custobeneficio entre as perdas por comutação (Ps) e as perdas
relativas à recuperação reversa do diodo boost (Prr), e o fator
peso/volume do conversor, como mostra a Figura 5. Nesta
figura está traçada a linha das perdas (Ps+Prr) e a curva do
volume do indutor boost para faixas comerciais de núcleos
de ferrite tipo EE, em função da freqüência de comutação do
conversor. Observa-se na Figura 5 que para as freqüências de
comutação de 38kHz a 89kHz o núcleo é o EE-55/21, onde
as perdas variam de 8,14W a 19,07W. Logo, para se obter a
menor perda (Ps+Prr) deveria-se utilizar a menor freqüência
(38kHz). No entanto, para evitar trabalhar no limite da
saturação do núcleo de ferrite a freqüência fS2 foi definida
como 40kHz (Ps+Prr = 8,57W). Observa-se ainda, que este
valor de freqüência de comutação é normalmente utilizado na
indústria.
A Figura 5 foi obtida através das equações a seguir,
variando-se a freqüência de operação do conversor boost de
1kHz a 300kHz.
Lb I Lbpico I Lbrms 10 4
(6)
,
Ae xAw =
K w Bmax J max
1
Ps = V0 I Lb f s (tc(on) + tc (off ) ) ,
(7)
2
⎛ 3 t + 2 tb ⎞
Prr = V0 f s I rr ⎜ a
⎟.
(8)
6
⎝
⎠
4
40
AexAw
36
Perda de potência (Ps+Prr,W) e
produto AexAw (cm4)
Este ábaco foi obtido através da equação (5), variando a
freqüência do interruptor S1 (buck) de 20kHz a 280kHz. Os
valores do filtro T são os mesmos obtidos na seção IV e o
valor de iLfpico é obtido através das equações (41) e (46) do
Apêndice A.
⎛ iLfpico − iLf (0) ⎞
⎟ 100 .
iripple (%) = ⎜
(5)
⎜
⎟
i
(
0
)
Lf
⎝
⎠
Ps+Prr
32
EE-65/39
28
24
EE-65/26
20
16
12
EE-65/13
8,0
EE-55/21
4,0
EE-42/20
EE-42/15
0
260
80
160 200 240
120
Freqüência de comutação
Figura 5. Perdas média de potência (Ps+Prr) e produto AexAw x
freqüência de S2 .
0
40
As equações (6), (7) e (8) são obtidas das referências [11],
[12] e [13], respectivamente, onde: Lb é calculado conforme
equação (1), Ae é a área efetiva da perna do núcleo, Aw é a
área disponível da janela do núcleo, Kw é o fator de utilização
da área de enrolamento, Jmax é a máxima densidade de
corrente do enrolamento do indutor, ILbpico é a corrente de
pico do indutor Lb, ILbrms é a corrente eficaz do indutor Lb, Ps
é o valor médio das perdas por comutação, tc(on) é o tempo de
entrada em condução, tc(off) é o tempo de bloqueio, Prr são as
perdas por recuperação reversa do diodo boost, ta e tb são
subperíodos do tempo de entrada em condução do interruptor
e Irr é o valor do pico de corrente de recuperação reversa do
diodo boost. Os parâmetros utilizados para a obtenção do
ábaco da Figura 5 são: Kw=0,5, Bmax=0,2T, Jmax=450A/cm2,
ILbpico=14,56A ILb=ILbrms=10,4A, V0=360V, tc(on)=44ns,
tc(off)=60ns e os valores de ta e tb variam com a freqüência
conforme dados fornecidos pelo fabricante do diodo
utilizado.
Pelas especificações apresentadas na Tabela I é possível
obter o valor do indutor Lb através da equação (1):
Lb = 249,6 µH .
Definindo que o indutor Lf é 150 vezes menor que o
indutor Lb (para se obter um indutor de volume reduzido), e
usando (3) e (4), o valor de Lf, fcT e Cf são:
Lf = 1,67 µH,
fcT = 4kHz ,
C f = 1mF .
Usando a ábaco mostrado na Figura 4 e definindo que a
ondulação na corrente de carga do banco de baterias deve ser
igual a 0,2% de Ibat, a freqüência de operação do interruptor
S1 é de aproximadamente:
f s1 ≅ 97 kHz .
V. CONTROLE DO CONVERSOR
A carga do banco de baterias (conversor buck) apresenta
dois modos de operação: modo tensão (modo flutuação) e
modo corrente.
Vfref(s) +
C1(s)
G1(s)
B0 = L f C R ,
B1 = Lf + Rs R C,
Vf(s)
_
e
H1(s)
Figura 6. Diagrama de blocos do sistema no modo tensão.
Iref(s) +
G2(s)
C2(s)
ILb(s)
_
H2(s)
He(s)
Figura 7. Diagrama de blocos do sistema no modo corrente.
Rs
V ba t
V ba t
C
B0 s 2 + B1 s + B2
,
(10)
A0 = Lf Cf Lb R C,
A1 = Cf Lf Lb + Cf Lb Rs R C,
A2 = Cf Lb R + Cf Lb Rs + Lb R C + Lf C R,
A3 = Rs R C + Lb + Lf,
A4 = R + Rs,
(11)
(12)
(13)
(14)
(15)
A0 s + A1 s 3 + A2 s 3 + A3 s + A4
Sendo Vfref a tensão de flutuação imposta as baterias, Vimin
é a tensão mínima do barramento CC e ∆Vf é o erro máximo
admissível na tensão de flutuação. Então, definindo que o
erro na tensão de flutuação deve ser inferior a 1%, o valor de
Kp é:
Kp ≥ 22
Na Figura 7, He(s) representa o efeito da comutação [16],
G2(s) é a planta, H2(s) é o ganho do sensor e C2(s) é o
compensador de corrente. Suas funções de transferências são
dadas por:
R
Os diagramas de blocos destes dois modos de operação
são vistos na Figura 6 e na Figura 7, respectivamente, onde
foi utilizado o compensador proporcional para o modo tensão
e o controle da corrente média [14] para o modo corrente.
Para o modo tensão optou-se por um simples controlador
proporcional, que atende a especificação imposta a este
modo (tensão de flutuação recomendada de 2,15 a 2,23 Volts
por elemento (V/e) com variação máxima de 1%). Por outro
lado, para o modo corrente utilizou-se o controle da corrente
média para garantir que a corrente de carga do banco de
baterias apresente erro nulo em regime permanente com boa
resposta dinâmica, e também evitar oscilações subarmônicas
(instabilidade) [14].
Para obtenção do modelo matemático do conversor buck
no modo tensão e corrente, o banco de baterias foi
substituído pelo circuito equivalente mostrado na Figura 8,
baseado no modelo apresentado em [15]. O valor da
resistência Rs é obtido diretamente do catálogo dos
fabricantes, e o valor de R e C são obtidos através do tempo
de carga e da corrente de fuga (autodescarga) das baterias.
Na Figura 6 são apresentadas as funções de transferência
para o modo tensão. Sendo C1(s) o controlador proporcional ,
G1(s) o modelo da planta e H1(s) o ganho do sensor.
O controlador proporcional C1(s) e a função de
transferência G1(s) são dadas por
C1 ( s ) = K p ,
(9)
4
(18)
B2 = R + R s .
O projeto do compensador (baseado no teorema do valor
final) é realizado através da seguinte equação.
V fref − ∆V f H1
K p ≥ Vs
.
(19)
∆V f H12Vi min
onde:
s2
H e (s) =
Figura 8. Circuito elétrico equivalente do banco de baterias.
G1 ( s) = Vi
(16)
(17)
G2 ( s ) = Vi
(π
f s1 )
2
−
s
+1,
2 f s1
RC s +1
Lb R C s + ( Rs R C + Lb ) s + ( R + Rs )
2
(20)
,
(21)
⎛
s ⎞
⎟
K c ⎜⎜1 +
ω z ⎟⎠
⎝
C2 (s) =
,
⎛
s ⎞⎟
⎜
s 1+
⎜ ωp ⎟
⎠
⎝
(22)
1
,
Rl C fp + C fz
)
(23)
,
(24)
onde:
Kc =
ωp =
(
C fz + C fp
R f C fz C fp
e
ωz =
1
.
R f C fz
(25)
O efeito da comutação He(s) foi utilizado na modelagem
do conversor para que o efeito das altas freqüências esteja
presente neste modelo.
O compensador de corrente é projetado como segue. O
pólo de alta freqüência, ωp, deve ser alocado em torno da
freqüência de comutação (100kHz) de modo a filtrar a
ondulação proveniente da comutação. Após, o zero, ωz, deve
ser alocado na metade da freqüência de corte do filtro de
saída (4KHz) para estender a freqüência de cruzamento por
zero. Finalmente, o ganho do compensador é dado por:
Rf
2 Vs L f s
≤
,
(26)
Rl (Vi − Vo ) K k
sendo Kk o ganho do sensor de corrente.
Se o ganho do compensador for maior que o definido em
(26), pode ocorrer instabilidade (oscilação subarmônica)
[14], devido ao fato de que a saída do compensador pode
interceptar novamente o sinal de comparação do gerador de
PWM (forma de onda triangular) no período em que o
interruptor está desligado.
5
Magnitude (dB)
40
sistema compensado
0
sistema não compensado
-40
-80
0
Fase (º)
-50
-100
-150
-200
MF=+20°
MF=+65°
10
0
2
10
Freqüência (rad/sec)
10
4
10 5
(a)
Magnitude (dB)
Validade do modelo
200
150
100
50
0
0
MF=+34°
Fase (º)
-100
-200
-300
10-3
100
10 3
Freqüência (rad/sec)
106
107
(b)
Figura 9. Diagrama de Bode do conversor buck: (a) modo tensão;
(b) modo corrente.
V0ref(s)
C3(s)
+
G3(s)
V0(s)
diagrama de Bode é que ele só é válido até a metade da
freqüência de comutação devido à inclusão do efeito da
comutação (He(s)).
Deve-se destacar que as funções de transferência G1(s) e
G2(s) são válidas apenas para o conversor operando em modo
de condução contínua. Porém, como a carga é um banco de
baterias, a qual não apresenta variações paramétricas
significativas, assim o sistema não entrará em modo de
condução descontínua.
O controle da tensão de saída é realizado pela malha de
tensão do conversor boost, Figura 10, ou pela malha de
tensão do conversor pré-regulador, Figura 11. Como o
objetivo destas duas malhas de tensão é garantir que a tensão
de saída V0 seja regulada com erro nulo, optou-se por um
controlador do tipo proporcional-integral (PI) para ambos
conversores.
Na Figura 10, C3(s) é o compensador proporcionalintegral, G3(s) é a planta e H3(s) é o ganho do sensor. Estas
funções de transferências são dadas por:
(s + z PI ) ,
(27)
C 3 ( s ) = K PI
s
Leq
⎛ Req ⎞
⎟
−
s + ⎜⎜1 −
R0 ⎟⎠
R0
⎝
,
G3 (s) = A
(28)
Leq
⎞ ⎛ Req ⎞
2 ⎛
⎟
+ ReqCb ⎟⎟.s + ⎜⎜1 −
LeqCbs + ⎜⎜
⎟
⎝ R0
⎠ ⎝ R0 ⎠
onde:
Vbat R0
A=
,
(29)
Req + R0 d 2
(
_
Leq =
H3(s)
Req =
Figura 10. Diagrama de blocos do conversor boost.
)
Lb
d2
Rs
d2
,
(30)
,
(31)
e
−
Vbat
.
(32)
V0
Novamente, deve-se observar que a função de
transferência G3(s) é válida somente para o modo de
condução contínua. Para o conversor projetado na seção IV,
onde a ondulação de corrente no indutor Lb é de 40%, o
conversor opera em condução contínua até 20% da potência
nominal. Abaixo desta potência o conversor boost opera em
modo de condução descontínua onde a sua resposta dinâmica
fica degradada. Porém, o conversor mantém-se estável.
Como pode ser visto em (28), a função de transferência
G3(s) apresenta um zero no semi-plano direito do plano s,
conseqüentemente, G3(s) é de fase não mínima. Porém, a
presença da resistência série Rs (Figura 8) do banco de
baterias e da resistência inerente do indutor boost (Lb) reduz
o efeito do zero no semi-plano direito, possibilitando
aumentar a ganho do PI de tal modo que o sistema se
mantenha estável com resposta dinâmica semelhante a do
conversor pré-regulador.
O compensador de tensão do conversor boost é projetado
da seguinte forma. O zero, zPI, é posicionado meia década
abaixo do pólo de menor freqüência da planta e o ganho, KPI,
é calculado para que a banda passante do sistema
d=
V0ref(s)
+
C4(s)
G4(s)
V0(s)
_
H4(s)
Figura 11. Diagrama de blocos do conversor pré-regulador.
Com os critérios de projeto acima, os parâmetros do
compensador são:
ωp= 628320 rad/s, ωz = 12566 rad/s e Kc =4300.
Os diagramas de Bode do conversor buck no modo tensão
e no modo corrente são vistos na Figura 9(a) e na Figura
9(b), respectivamente. A margem de fase do sistema
compensado no modo corrente é de +34°, e para o modo
tensão é de +20°, comprovando a estabilidade dos sistemas. É
importante salientar que a margem de fase de +20° é suficiente
para garantir a estabilidade do sistema, pois a dinâmica da
carga (banco de baterias) é lenta. Além disso, o efeito do pólo
na origem do compensador da corrente média não é
visualizado na Figura 9(b), pois a planta possui um zero (1/RC) muito próximo da origem. Outra característica deste
6
⎛ Vin ⎞
⎜⎜1 −
⎟⎟
⎝ V0 ⎠
(33)
G4 ( s ) = Vin
,
⎛
⎛ Vin ⎞
Vin ⎞
⎟
⎜⎜1 −
⎟⎟ Cb R0 s + ⎜⎜ 2 −
V0 ⎟⎠
⎝
⎝ V0 ⎠
(s + z PI ) .
(34)
C 4 ( s ) = K PI
s
O compensador PI do conversor pré-regulador é projetado
através das seguintes equações:
V
2 − in
V0
z PI =
,
(35)
⎛ Vin ⎞
⎜⎜1 −
⎟⎟ R0Cb
⎝ V0 ⎠
2 R0 .T
Lbb
K PI =
ω cc Vs ω cc 2 + z PI 2
,
ω cc 2 + z PI 2 G H 4
(36)
G = Vi
⎞
⎟⎟
⎠
1500
1000
500
0
-500
-1000
-1500
-2000
-6
-5
-4
-3
-2
Eixo real
-1
0
1
x103
Figura 12. Posição dos pólos do sistema em malha fechada variando
R s.
VI. RESULTADOS EXPERIMENTAIS
Um protótipo em malha fechada do conversor proposto foi
implementado em laboratório para a verificação do
procedimento de projeto, usando os parâmetros obtidos na
seção IV. Na Tabela II são apresentados os parâmetros do
protótipo implementado.
Tabela II– Parâmetros do protótipo implementado
Rede pública CA
Tensão de saída
Tensão do banco de baterias
Potência do pré-regulador
Potência de saída
Filtro de entrada
Freqüência do conversor buck
Freqüência do conversor boost
Freqüência do conversor préregulador
Filtro T
onde ωcc é a freqüência angular de “crossover” (rad/s)
dada por:
ω cc = 2π f cc ,
(37)
e
⎛ V
Lbb R0 T ⎜⎜1 − in
⎝ V0
⎛ Vin ⎞
⎟⎟ R0 Cb
⎜⎜1 −
⎝ V0 ⎠
2000
Eixo imaginário
compensado seja três vezes maior que a do sistema original.
Deste modo, o sistema compensado apresenta uma boa
resposta dinâmica e com uma segura margem de fase. Assim,
para a topologia proposta, os valores de KPI e zPI são:
KPI = 4,7 e z PI = 34 rad/s.
Como a resistência Rs tem um papel fundamental na
estabilidade do conversor, a posição dos pólos do sistema em
malha fechada é mostrada na Figura 12, mantendo-se fixo os
parâmetros do compensador (projetados para Rs igual a
200mΩ ) e variando Rs de zero a 1,5Ω. Nesta figura pode-se
visualizar o efeito dessa resistência sobre o sistema, sendo
55,6mΩ o valor mínimo para que o sistema ainda seja
estável.
Para o controle do conversor pré-regulador não foi
necessário incluir uma malha de corrente interna para
garantir um alto fator de potência, pois o conversor préregulador opera em modo de condução descontínua e a
corrente segue naturalmente a tensão de entrada.
Na Figura 11 G4(s) é o modelo da planta, C4(s) é o
compensador PI e H4(s) é o ganho do sensor. Estas funções
de transferências são dadas por:
Capacitor boost
Indutor boost (pré-regulador)
Vin =110 ± 20 % V f = 60Hz
V0 = 360V
Vbat = 48V
Pp =580W (P0 + Pbat)
P0 = 500W (R0 = 259,2Ω)
Cfin = 5µF
Lfin = 375µH
fs1 = 100kHz
fs2 = 40kHz
fs3 = 20kHz
Cf = 1mF
Lf = 1,6µH
Lb = 250µH
Cb = 680µF
Lbb = 166µH
vin(t)
.
(38)
A freqüência de corte (crossover), fcc, usada no projeto do
compensador PI é de 12Hz. O aumento desta freqüência
provoca a elevação da taxa de distorção harmônica (TDH) de
corrente e, conseqüentemente, reduz o fator de potência.
Definindo que o zero do PI é alocado sobre o pólo da planta,
o sistema terá um comportamento de primeira ordem (sem
oscilações), com margem de fase de +90°. Os valores de KPI
e zPI foram obtidos como:
KPI = 3,126 e zPI = 14,844 rad/s.
iin(t)
5A/div
Figura 13. Tensão de entrada e corrente de entrada do conversor
pré-regulador (50V/div., 5A/div., 2ms/div.).
7
iLb(t)
v0(t)
Ibat
Figura 14. Tensão de saída do conversor pré-regulador (50V/div.,
5ms/div.).
(A) 5
IEC 61000-3-2
v0(t)
Sistema proposto
4
Figura 16. Corrente através dos indutores Lb e Lf do conversor boost
(5A/div., 20µs/div.)
3
2
1
Vbat
0
3
ª
5
ª
7
ª
9
ª
11
ª
13
ª
15
ª
ª
ª
17
19
Harmônicos
Figura 15. Comparação ente os harmônicos de corrente injetados na
rede pelo conversor proposto com os limites da norma IEC 610003-2.
Na Figura 13 são mostradas as formas de onda da corrente
de entrada e da tensão de entrada, apresentando um fator de
potência aproximadamente igual a 0,99. Na Figura 14 é
apresentada a forma de onda da tensão de saída (barramento
CC).
O sistema apresentado na Figura 1 é classificado
conforme a norma IEC 61000-3-2 como equipamento classe
D. Esta norma estabelece os limites máximos de harmônicos
de corrente injetados na rede pública. Assim, na Figura 15 é
apresentada uma comparação ente os harmônicos de corrente
injetados na rede pelo conversor proposto com os limites que
a norma IEC 61000-3-2 estabelece, verificando-se que o
sistema em estudo atende a referida norma.
Na Figura 16 e na Figura 17 são apresentados as
principais formas de ondas do conversor bidirecional
operando como boost, ou seja, quando a tensão da rede
pública estiver fora dos níveis aceitáveis. Na Figura 16 são
apresentadas as formas de ondas das correntes através dos
indutores Lb e Lf, demonstrando que a corrente drenada das
baterias apresenta mínima ondulação. A Figura 17 apresenta
a tensão de saída e a tensão do banco de baterias.
Na Figura 18 e na Figura 19 são apresentadas as formas de
ondas principais do conversor bidirecional operando como
conversor buck.
8
Figura 17. Tensão de saída do conversor boost e tensão do banco de
baterias (50V/div, 5ms/div).
i Lb (t)
I bat
Figura 18. Conversor buck no modo corrente: corrente nos indutores
Lb e Lf (1A/div. e 5µs/div.).
Na Figura 18 são apresentadas as formas de ondas das
correntes através dos indutores Lb e Lf, confirmando que a
corrente de carga (modo corrente) do banco de baterias
apresenta baixa ondulação. Na Figura 19 é apresentada a
forma de onda da tensão do banco de baterias quando o
conversor buck opera no modo tensão.
A transição da malha de corrente para a malha de tensão é
vista na Figura 20 onde se observa que esta transição ocorre
sem oscilações de forma suave.
O rendimento, a taxa de distorção harmônica e o fator de
potência do conversor proposto em função da potência de
saída do conversor são apresentados na Figura 21, sendo
possível verificar que o rendimento, a TDH e o fator de
potência foram, respectivamente, de 91,4%, 12% e 0,99, para
carga máxima.
vcf(t)
VII. CONCLUSÕES
Figura 19. Conversor buck no modo tensão: tensão de flutuação
(50V/div. e 5ms/div.).
Ibat
2ms/div
Figura 20. Conversor bidirecional operando como buck: transição
do modo corrente para o modo tensão
(0,2A/div.)
1.0
100
Fator de Potência
0.9
90
η(modo corrente)
80
0.8
70
0.7
60
0.6
50
0.5
40
0.4
30
0.3
20
0.2
TDH
0.1
10
0
300
Fator de potência de entrada
Rendimento e TDH da corrente de entrada, (%)
η(modo tensão)
350
400
450
500
Potência de saída, (W).
550
0
600
Figura 21. Rendimento, TDH da corrente de entrada e fator de
potência da topologia proposta (Vin = 110V,
V0 = 360V e Vbat = 55V).
O conversor bidirecional usado neste artigo pode ser
facilmente adaptado para operar com diversos sistemas
ininterruptos de energia. Com a utilização da metodologia de
projeto proposta, o conversor bidirecional garante as
especificações de projeto sem penalizar o volume do
conversor. Com a apropriada escolha da freqüência de
comutação dos interruptores S1 e S2, no qual o interruptor de
maior potência opera com menor freqüência e vice-versa, é
possível obter uma redução nas perdas por comutação do
conversor.
Outra importante característica do conversor bidirecional
é a grande flexibilidade na escolha da tensão do banco de
baterias, que torna possível reduzir o número de baterias que
o compõe para a mesma autonomia, reduzindo a custo do
banco da baterias.
Além do mais, com a utilização do filtro T e o método de
carga apropriado (IU), o banco de baterias é carregado e
descarregado com baixo nível de ondulação de alta
freqüência e sem ondulação de baixa freqüência (120Hz),
maximizando a vida útil e a capacidade do banco de baterias.
O bom desempenho do sistema proposto foi demonstrado
através de um protótipo de 580W.
REFERÊNCIAS BIBLIOGRÁFICAS
[1] B. Essig, G. Braun, “Selecting Batteries for
Uninterruptible Power Supply Systems”, IEEE APEC
Conference Proceedings, pp. 642-645, 1991.
[2] J. Ripley, M.T. Ansari, J. Dehn, “Battery Chargers and
Batteries for DC and AC Back-Up Power Systems”,
IEEE IAS Petroleum and Chemical Industry Conference
pp. 139-144, 2001.
[3] T. Suntio, “A Novel Method to Ensure Full Recharge of
a VRLA Battery String”, IEEE INTELEC Record, pp.
755-760, 2000.
[4] W. Fischer, Stationary Lead-Acid Batteries An
Introductory Hand Book, Germany, Hoppecke batterien,
1994.
[5] D. G. Vutetakis, H. Wu, “The effect of Charge Rate and
Depth of Discharge on the Cycle Life of Sealed LeadAcid Aircraft Batteries”, IEEE 35th International Power
Sources Symposium, pp. 103-105, 1992.
[6] P. Bartholomeus, M. Le, “Battery Charger with High
Quality Input Waveforms”, ISIE Record, pp. 574-579,
1995.
[7] I. Barbi, E. V. Kassick, “A Low Cost High Power Factor
Resonant Mode Battery Charger”, IEEE APEC
Conference Proceedings, pp. 543-548, 1993.
9
[8] J. A. O’Connor, “Simple Switchmode Lead-Acid
Battery Charger”, Unitrode Application Note, pp. 10-260
– 10-268, 1995-96.
[9] L. Schuch, “Sistema CA/CC com um Conversor
Bidirecional para interface entre o barramento CC e o
Banco de Baterias”, Dissertação de Mestrado,
Universidade Federal de Santa Maria, Brasil, jul. 2001.
[10] R.F. Nelson, M.A. Kepros, “AC ripple effects on VRLA
batteries in float applications”, in IEEE Battery Conference
on Applications and Advances, pp. 281-289, 1999.
[11] I. Barbi, “Projeto de Fontes Chaveadas”, Publicação
Interna, UFSC-EEL-INEP, Florianópolis-SC, 1990.
[12] N. Mohan, T. M. Undeland and W. P. Robbins, Power
electronics: Converters, applications, and design. IEEE
Press, 2nd edition, 1995.
[13] A. Pietkiewicz, D. Tollik, “Snubber circuit and MOSFET
paralleling considerations for high power boost-based powerfactor correctors”, IEEE INTELEC Conference, pp. 41 –45,
1995.
[14] J. Sum, R. M. Bass, “Modeling and Practical Design
Issues for Average Current Control”, IEEE APEC
Conference Proceedings, pp. 980-986, , 1999.
[15] Z. M. Salamch, M. A. Casacca, W. A. Lynch, “A
Mathematical Model for Lead-Acid Batteries”, IEEE
Trans. on Energy Conversion, vol. 7, no 1, pp. 93-97,
march 1992.
[16] R. B. Ridley, “A New, Continuous-Time Model For
Current-Mode Control” IEEE Transactions on Power
Eletronics, vol. 6, no 2, pp. 271-278, april 1991.
[17] International Electrotechnical Commission, “ICE 610003-2: Electromagnetic Compatibility (EMC) – Part 3:
Limits – Section 2: Limits for Harmonic Current
Emissions”, 2º ed, 2000.
APÊNDICE A
EQUACIONAMENTO MATEMÁTICO DO
CONVERSOR BUCK
Neste apêndice serão apresentadas as equações do
conversor bidirecional operando como buck (carregador de
baterias). Por motivos de simplificação, o barramento CC e o
banco de baterias foram substituídos por fontes de tensão
ideais, Vi e Vbat, respectivamente. Na Figura 22, encontramse os circuitos equivalentes das etapas 1 e 2.
A. Etapa 1 (t0-t1): S1 em condução.
As condições iniciais para este etapa são:
iLb(t0)=ILb1, iLf(t0)=ILf1 e vCf(t0)=VCf1
vCf (t ) = A1[ L f Vi + LbVbat +
(VCf 1 ( Lb + L f ) − L f Vi − LbVbat )cos(ωt ) +
L f Lbω (I Lb1 − I Lf 1 )sen(ω t )] ,
(39)
iLb (t ) = A1[(Vi − Vbat )t + I Lf 1 L f +
I Lb1 Lb + L f ( I Lb1 − I Lf 1 ) cos(ωt ) +
(40)
A1 C f L f ω (Vi L f + Vbat Lb − VCf 1 ( L f + Lb )) sen(ωt )] ,
i Lf (t ) = A1[(Vi − Vbat )t + I Lf 1 L f + I Lb1 Lb +
L f ( I Lb1C f Lb (ω 2 − 1) + I Lf 1 (C f Lbω 2 − 1)) cos(ωt ) +
(41)
A1 C f Lbω (−Vi L f − Vbat Lb + VCf 1 ( L f + Lb )) sen(ωt )] ,
sendo:
ω=
A1 =
Lb + L f
L f .Lb .C f
,
1
.
Lb + L f
(42)
(43)
B. Etapa 2 (t1-t2): S1 bloqueada.
As condições iniciais para este etapa são:
iLb(t1)=ILb2, iLf(t1)=ILf2 e vCf(t1)=VCf2
vCf (t ) = A1 LbVbat +
(VCf 2 − A1 LbVbat ) cos(ωt ) +
(44)
A1 L f Lbω .I Lb 2 − I Lf 2 ) sen(ωt ) ,
iLb (t ) = A1[−Vbat t + I Lf 2 L f + I Lb 2 Lb +
L f ( I Lb 2 − I Lf 2 ) cos(ωt ) +
(45)
A1 C f L f ω (Vbat Lb − VCf 2 ( L f + Lb )) sen(ωt )] ,
i Lf (t ) = A1[−Vbat t + I Lf 2 L f + I Lb 2 Lb −
L f ( I Lb1C f Lb (ω 2 − 1) + I Lf 1 (1 − C f Lbω 2 )) cos(ωt ) −
(46)
A1 C f Lbω (Vbat Lb − VCf 2 ( L f + Lb )) sen(ωt )]
APÊNDICE B
LÓGICA DE TOMADA DE DECISÃO DO
CIRCUITO DE CONTROLE
S1
Vi
Lb
Cf
Lf
Vbat
Lb
Lf
Cf
Vbat
D2
(a)
(b)
Figura 22. Circuitos equivalentes das etapas de operação presentes
no conversor buck: (a) Etapa 1; (b) Etapa 2.
10
Neste apêndice será apresentado o algoritmo de tomada de
decisão do circuito de controle, como mostra a Figura 23.
Através das variáveis vin(t) e vCf(t) o circuito define qual dos
quatros modos de operação irá atuar no controle do circuito
de potência.
O método adotado para realizar o soft-start do conversor
pré-regulador, limitando assim a corrente de partida do
mesmo, foi a inclusão de um resistor em série com indutor o
boost, juntamente com um interruptor em paralelo com este
resistor [12].
Início
Soft-start
do conversor
pré-regulador
88Vrms≤vin≤132Vrms
V
Malha de tensão
do conversor
pré-regulador
Desliga o
conversor
V
aux=1
Vbat≤1,75V/e
Malha de tensão
do conversor
boost
Vbat≤2,4V/e
e
aux=1
V
Malha de corrente
do conversor
buck
aux=0
Malha de tensão
do conversor
buck
Vbat≤1,75V/e
V
Figura 23. Circuito de tomada de decisão.
DADOS BIOGRÁFICOS
Luciano Schuch, nascido 27/07/1974 em Santa Maria – RS Brasil. Formou-se em Engenharia Elétrica (1999) e obteve
título de mestre (2001) pela Universidade Federal de Santa
Maria. Atualmente é estudante de doutorado na mesma
universidade. É membro da SOBRAEP e IEEE-PELS. Suas
áreas de interesse compreendem Técnicas de Comutação
Suave, Pré-reguladores, Fontes Interruptas de Energia,
Acumuladores de Energia e Controle Discreto.
Cassiano Rech, nasceu em Carazinho, Rio Grande do Sul,
Brasil, em 1977. Formou-se em Eng. Elétrica e obteve o
título de Mestre em Engenharia Elétrica pela Universidade
Federal de Santa Maria, Santa Maria, Rio Grande do Sul,
Brasil, em 1999 e 2001, respectivamente. Atualmente é
estudante de doutorado na mesma universidade. Suas áreas
de interesse incluem técnicas de controle digital aplicadas em
conversores estáticos de potência, fontes ininterruptas de
energia e conversores multiníveis. Atualmente, é membro da
SOBRAEP, IEEE-PELS e IEEE-IAS.
Hélio L. Hey, nasceu em Santa Maria - Rio Grande do Sul,
em 29 de Julho de 1961. Formou-se em Eng. Elétrica pela
Univ. Católica de Pelotas, Pelotas - RS, em 1985. Obteve os
títulos de Mestre e Doutor em Eng. Elétrica pela Univ.
Federal de Santa Catarina, Florianópolis - SC em 1987 e
1991, respectivamente. Entre 1989 e 1993, atuou como
professor na Univ. Federal de Uberlândia, Uberlândia-MG.
Desde 1994, pertence ao Depto. de Eletrônica e Computação
da Univ. Federal de Santa Maria, Santa Maria-RS, onde é
professor titular e atualmente é o coordenador do Programa
de Pós-Graduação em Engenharia Elétrica. Sua área de
interesse compreende análise, projeto e aplicações de
conversores estáticos de alto desempenho, fontes de
alimentação chaveadas e conversores estáticos para correção
de fator de potência. É membro da SOBRAEP, SBA e IEEE.
Hilton A. Gründling, nasceu em Santa Maria - RS, Brasil,
em 1954. Formou-se em Eng. Eletrônica na Pontifícia
Universidade Católica do Rio Grande do Sul, Porto Alegre RS, Brasil, em 1977, obteve o título de Mestre em Eng.
Elétrica pela Universidade Federal de Santa Catarina,
Florianópolis - SC, Brasil, em 1980, e o título de Doutor em
Ciência pelo Instituto Tecnológico de Aeronáutica, São José
dos Campos - SP, Brasil, em 1995. Desde 1980, pertence
ao Depto. de Eletrônica e Computação da Universidade
Federal de Santa Maria, Santa Maria - RS, onde é professor
titular. Sua área de interesse compreende análise, projeto e
aplicações de controle de sistemas, controle discreto e
controle adaptativo robusto por modelo de referência.
Atualmente é membro da SBA, SOBRAEP e IEEE.
Humberto Pinheiro, recebeu o grau de Engenheiro
Eletricista pela Universidade Federal de Santa Maria em
1983 e o grau de Mestre em Engenharia Elétrica pela
Universidade Federal de Santa Catarina em 1987. Em 1990
realizou um curso de Controle Automático no Japão. Em
1999 recebeu o grau de doutor em Eng. Elétrica da
Concordia University, Montreal, Canada. Dentre os seus
assuntos de interesse estão: Controle Discreto de
Conversores Estáticos, Fontes Ininterruptas de Energia,
Geração Eólica.
José R. Pinheiro, nasceu em Santa Maria, RS, Brasil, em
1958. Recebeu o grau de Engenheiro Eletricista pela
Universidade Federal de Santa Maria, Santa Maria, Brasil, e
os graus de Mestre e Doutor em Engenharia Elétrica pela
Universidade Federal de Santa Catarina, Florianópolis, SC,
Brasil, em 1981, 1984, e 1994, respectivamente. Atualmente,
o Dr. Pinheiro é Professor Titular do Departamento de
Eletrônica e Computação da Universidade Federal de Santa
Maria, onde atua desde 1985. Em 1987, foi um dos
fundadores e atualmente é coordenador do Grupo de
Eletrônica de Potência e Controle (GEPOC). Foi o
coordenador de Programa Técnico do Congresso Brasileiro
de Eletrônica de Potência (COBEP), em 1999, e do
Seminário de Eletrônica de Potência e Controle (SEPOC),
em 2000. Em 2001 e 2002, ele realizou Pós-doutorado na
área de Sistemas Distribuídos de Energia, no Center for
Power Electronics Systems (CPES), da Virginia Polytechnic
Institute and State University (Virginia Tech), Blacksburg,
USA. Suas principais linhas de pesquisas incluem Sistemas
Híbridos de conversão estática de energia, Sistemas de
alimentação de alta freqüência, Técnicas de compensação e
correção do fator de potência, modelagem e controle de
conversores estáticos. Dr. Pinheiro é membro da Sociedade
Brasileira de Eletrônica de Potência, da Sociedade Brasileira
de Automática, e de Sociedades da IEEE.
11
12
CONVERSOR BOOST ACOPLADO À SAÍDA DE UM RETIFICADOR
TRIFÁSICO DE 18kW UTILIZANDO O TRANSFORMADOR DE INTERFASE
DE LINHA
Anis Chehab
Jair Urbanetz Junior
Ivo Barbi
Universidade Federal de Santa Catarina
INEP
88.040-970 FLORIANÓPOLIS - SC
Brasil
CEFET
Depto de Eletrotécnica
80.230-901 Curitiba – PR
Brasil
Universidade Federal de Santa Catarina
INEP
88.040-970 FLORIANÓPOLIS - SC
Brasil
Resumo - Este artigo trata do estudo de um retificador
de 18kW com elevado fator de potência. O retificador
utiliza o transformador de interfase de linha (LIT) para
obter alto fator de potência e um conversor Boost para
regular a tensão de saída. São apresentadas as principais
equações para o dimensionamento do LIT e do conversor
Boost, assim como resultados experimentais obtidos de um
protótipo implementado em laboratório. Por fim
apresentam-se as conclusões relativas ao trabalho
realizado.
Palavras-Chave– Retificador Trifásico, Transformador
de Interfase de Linha, Conversor Boost.
BOOST CONVERTER ASSOCIATED IN
THE OUTPUT OF A THREE-PHASE 18kW
RECTIFIER USING A LIT
Abstract – This paper deals with the study of an 18kW
high power factor rectifier. The rectifier uses the line
interphase transformer (LIT) to obtain a high power
factor and a Boost converter to regulate the output
voltage. It is presented the main LIT and Boost converter
design equations and the experimental results obtained
from a laboratory prototype. Conclusions about the
research are also presented.
1
Keywords - Three-phase Rectifier, LIT, Boost
Converter.
I. INTRODUÇÃO
Os conversores CA-CC convencionais, que utilizam uma
ponte retificadora e um filtro capacitivo de elevado valor na
saída, são largamente empregados como estágio de entrada
de equipamentos eletrônicos. Este estágio drena da rede
elétrica uma corrente não linear, com elevado conteúdo
harmônico, contribuindo para a redução do fator de potência
do equipamento.
Os sistemas eletrônicos de maior potência geralmente
utilizam retificação trifásica para a conversão CA-CC.
Portanto, torna-se relevante o estudo de técnicas que
melhorem o desempenho de conversores trifásicos quanto ao
fator de potência.
Segunda Revisão em 11/10/2003. Aceito sob recomendação do Editor
Especial Prof. Carlos Alberto Canesin.
Em [1] Clemens Niermann utiliza-se das características
dos sistemas de retificação trifásica de múltiplos pulsos para
desenvolver uma solução passiva de relativo baixo volume e
excelentes características para correção do fator de potência,
como exemplo o transformador de interfase de linha (LIT).
Esta solução tem o inconveniente de não proporcionar
regulação na tensão de saída do retificador. Outras soluções
podem ser encontradas em [2] a [5].
Neste artigo apresenta-se o estudo desenvolvido durante o
projeto de um retificador trifásico de 18kW com alto fator de
potência. São apresentadas as principais equações para o
dimensionamento do LIT e do conversor Boost (acoplado à
saída do retificador para regular a tensão no barramento CC),
assim como resultados experimentais obtidos de um
protótipo implementado em laboratório. Finalmente
apresentam-se as conclusões relativas ao trabalho realizado.
A. Vantagens e Desvantagens entre Técnicas Passivas e
Ativas para Correção do Fator de Potência
Vantagens das técnicas ativas:
• Fator de potência praticamente unitário;
• Boa regulação da tensão de saída;
• Pequeno volume e peso.
Desvantagens das técnicas ativas:
• Elevado número de componentes;
• Menor confiabilidade;
• Maior custo.
Vantagens das técnicas passivas:
• Maior robustez;
• Maior confiabilidade;
• Menor número de componentes;
Desvantagens das técnicas passivas:
• Maior volume e peso;
• Não possui regulação da tensão de saída.
O retificador apresentado reúne características das
técnicas passiva e ativa (devido à união do LIT com o
conversor Boost), para obter um circuito robusto, com alto
fator de potência e boa regulação da tensão de saída.
II. CONSIDERAÇÕES GERAIS SOBRE O LIT
O transformador LIT, do inglês line-side interphase
transformer, é um tipo de conexão trifásica que divide a
corrente de cada fase em duas componentes deslocadas entre
si, uma adiantada e outra atrasada de um determinado ângulo
(ϕ) em relação à corrente de fase.
13
LIT
I Lai =
Pontes de Graetz
D1
Lc1
Lc2
D2
+
D3
Co
Lb1
Lb2
D4
D5
D6
D7
D8
D9
La2
L2
D11
•
D12
La3
L3
Filtro de Entrada
•
V1
V2
0,3.Po
Vi ⋅ 3
(4)
-
•
L1
Corrente eficaz nos enrolamentos Lbi e Lci:
I Lbi = I Lci =
Vo
(3)
Lb3
D10
La1
•
Lc3
Po
3.Vi
V3
3) Tensão média na saída dos retificadores:
Vo = 2,12.Vi
(5)
4) Tensão eficaz nos enrolamentos:
Tensão eficaz no enrolamento Lai:
VLai = 0, 063.Vo
(6)
Tensão eficaz no enrolamento Lbi:
VLbi = 0,173.Vo
(7)
Tensão eficaz no enrolamento Lci:
VLci = 0, 236.Vo
(8)
Figura 1 – Retificador de 12 pulsos empregando o LIT.
Este deslocamento é definido pelas relações de espiras
entre os enrolamentos Lai, Lbi e Lci pertencentes a um
mesmo transformador monofásico, onde i=1,2,3 (figura 1).
Desta forma, é possível obter-se dois sistemas trifásicos a
partir de um. Tendo-se dois sistemas trifásicos, utilizam-se
duas pontes retificadoras trifásicas (pontes de Graetz) para a
obtenção de um sistema conhecido como retificador de doze
pulsos. Desta forma, os componentes harmônicos mais
significativos presentes na corrente de entrada são da ordem
12n ± 1, para n inteiro.
A figura 1 apresenta o circuito retificador de doze pulsos
utilizando o transformador LIT com indutor de filtro na
entrada, cuja finalidade é tornar a corrente de entrada com
uma envoltória senoidal.
O LIT é constituído de três núcleos monofásicos com três
enrolamentos cada, totalizando nove enrolamentos
adequadamente interligados.
A. Estudo analítico
Algumas das equações descritas a seguir foram deduzidas
nas demais referências bibliográficas, porém outras foram
frutos deste trabalho. As principais equações para o projeto
do LIT são apresentadas abaixo:
•
1) Relação de espiras:
N1 é relação de espiras entre os enrolamentos Lbi e Lai:
N1 =
•
3 − tg (ϕ )
2.tg (ϕ )
N2 é relação de espiras entre os enrolamentos Lci e Lai:
3 + tg (ϕ )
N2 =
2.tg (ϕ )
Para o conversor de doze pulsos, ϕ = 15o, logo:
N 1 = 2,732 e N 2 = 3,732
•
(1)
2) Corrente eficaz nos enrolamentos:
Corrente eficaz no enrolamento Lai:
14
(2)
5) Potência nominal de cada transformador monofásico
do LIT:
(9)
PLITi = 0,1494.Po
6) Indutância de cada enrolamento do LIT e do filtro de
entrada:
• Indutância do enrolamento Lai:
Lai =
•
324, 63.10−6.Vo
I Lai
Indutância do enrolamento Lbi:
Lbi =
•
2, 423.10−3.Vo
I Lai
(11)
Indutância do enrolamento Lci:
Lci =
•
(10)
4,521.10−3.Vo
I Lai
(12)
Indutância do filtro de entrada Li:
Li =
2.39.10−2.Vi
f rede ⋅ I La1
(13)
As equações apresentadas nesta seção permitem a
realização da simulação e do projeto do transformador de
interfase de linha.
III. CONSIDERAÇÕES GERAIS SOBRE O CONVERSOR
BOOST
Como pode ser observado na equação (5), o LIT não
regula a tensão de saída frente a variações de carga ou
flutuações na tensão da rede elétrica. Uma forma de
solucionar este inconveniente é inserir um conversor CC-CC
entre a saída das pontes de Graetz e o capacitor de filtro Co.
Quando é possível ter uma tensão de saída regulada (Vob)
maior do que a disponibilizada pelo LIT (Vo), o conversor
Boost operando em condução contínua é uma excelente
opção; já que, pela sua própria natureza, aproveita as
indutâncias do LIT e do filtro de entrada para fazerem o
papel do indutor Boost.
Unidade Retificadora
R1
S1
T1
Rede
Trifásica
R
S
T
R
S
T
Disjuntor
Tripolar
Filtro
de
Entrada
R
S
T
Ponte
Graetz
LIT
Vo
R2
S2
T2
Ponte
Graetz
Conversor
Filtro
de
Saída
Vob
CC-CC
Carga
18kW
Driver
Tensão de Comando
Fonte
Auxiliar
Vaux
Comando
e
Controle
Vo'
Figura 3 – Diagrama em blocos do retificador implementado em laboratório.
LIT
4) Corrente eficaz no diodo Boost:
Conversor Boost
Pontes de Graetz
Db
D1
Lc1
Lc2
D2
+
D3
Lc3
Sb
Co
D4
Lb1
Lb2
D5
D6
Vob
-
Lb3
D7
D8
I Db
eficaz
D10
La2
La3
L1
L2
L3
V1
V2
V3
D11
(17)
pico
5) Corrente média no interruptor Boost:
ISb
medio
= D ⋅ ISb
(18)
pico
6) Corrente de pico no interruptor Boost:
D9
ISb
La1
= 1−D ⋅ I Db
pico
= I Db
(19)
pico
D12
7) Tensão máxima sobre o diodo e o interruptor Boost:
(20)
=V
=V
V
Db max
Filtro de Entrada
Sb max
ob
8) Corrente eficaz no capacitor de saída:
Figura 2 – Uso do conversor Boost para regular a tensão de saída do
LIT.
Isto reduz o custo do equipamento e torna o projeto mais
simples, já que não há a necessidade de um indutor em alta
freqüência que processe toda a potência de carga. Um esboço
desta solução é apresentado na figura 2.
A. Estudo analítico
As principais equações para o projeto do conversor Boost
e do filtro de saída são apresentadas a seguir:
1) Razão cíclica nominal:
D = 1−
Vo
(14)
Vob
2) Corrente média no diodo Boost:
I Db
medio
= Iob =
Po
Vob
(15)
3) Corrente de pico no diodo Boost:
I Db
=
pico
I Db
medio
1
( − D)
(16)
2
IC
= I ob ⋅ D + D ⋅ (1 − D )
oeficaz
(21)
9) Tensão máxima no capacitor de saída:
= Vob
VC
omax
(22)
As equações apresentadas nesta seção permitem a
realização da simulação e do projeto do LIT juntamente com
o conversor Boost.
IV. DIAGRAMA DE BLOCOS DO RETIFICADOR DE
18KW
Um diagrama de blocos completo do retificador estudado
e implementado em laboratório é apresentado na figura 3.
Para melhor compreensão do sistema, o bloco de comando e controle é composto por um circuito integrado (CI)
UC3525, o qual tem a finalidade de gerar o sinal de comando
para o interruptor, de forma a possibilitar o controle da
energia entregue à carga e manter a tensão do barramento
regulada. O controle é realizado no modo tensão e o
compensador empregado é do tipo proporcional integral. O
sinal de co-mando gerado pelo CI é enviado ao interruptor
através de um driver que tem por finalidade isolar o pulso de
comando e proporcionar proteção contra corrente de curtocircuito no interruptor.
15
Figura 6 – Tensão e corrente na fase 1 (50V/div, 50A/div e
5ms/div).
Figura 4 – Filtro de entrada, LIT e Pontes de Graetz.
4.0%
3.6%
3.2%
2.8%
2.4%
2.0%
1.6%
1.2%
0.8%
0.4%
0.0%
2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42 44 46 48 50
Harmonic magnitude as a % of the fundamental amplitude
Voltage: CH1
Current: CH2
# Harmonics: 51
Type:
Current Magnitude
Figura 5 – Conversor, circuito de controle e driver.
Figura 7 – Análise harmônica da corrente na fase 1.
No bloco do conversor CC-CC, além do conversor Boost,
também se encontra um circuito de limitação de cor-rente
durante a pré-carga dos capacitores de saída (formado por
um contator e um resistor em paralelo), que evita a
destruição dos semicondutores devido aos elevados picos de
corrente durante a energização do retificador.
A fonte auxiliar é do tipo linear.
V. ESPECIFICAÇÃO DE PROJETO E FOTOS DO
PROTÓTIPO IMPLEMENTADO
As especificações de projeto são apresentadas a seguir:
V1 = 127V ± 20% Æ Tensão de fase da rede
Vob = 350V Æ Tensão regulada de saída
Po = 18kW Æ Potência de saída
frede = 60Hz Æ Freqüência da rede
fc = 20kHz Æ Freqüência de comutação
5ms/div).
4.2%
3.8%
3.4%
3.0%
Nas figuras 4 e 5 são apresentadas as fotos do LIT e do
conversor Boost, respectivamente:
2.5%
2.1%
1.7%
1.3%
0.8%
0.4%
A seguir são apresentados os resultados experimentais
obtidos em laboratório para uma potência de 18kW.
Nas figuras 6, 7, 8, 9, 10 e 11 são apresentadas as formas
de onda da tensão e corrente em cada fase de entrada, assim
como a análise harmônica das formas de onda de corrente.
0.0%
2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42 44 46 48 50
Voltage: CH1
Current: CH2
# Harmonics: 51
Type:
Current Magnitude
16
5ms/div).
Figura 12 – Tensão no interruptor Boost e corrente na entrada do
conversor (100V/div, 20A/div e 20µs/div).
3.7%
3.3%
3.0%
2.6%
2.2%
1.9%
1.5%
1.1%
0.7%
0.4%
0.0%
2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42 44 46 48 50
Voltage: CH1
Current: CH2
# Harmonics: 51
Type:
Current Magnitude
Figura 13 - Tensão no diodo Boost e corrente na entrada do
conversor (100V/div, 20A/div e 20µs/div)
Através de software, obteve-se as seguintes in-formações
a partir das figuras apresentadas anteriormente:
TDH1=5,36%, FP1=0,958 e θ1=15,60
TDH2=5,39%, FP2=0,969 e θ2=13,60
TDH3=5,25%, FP3=0,964 e θ3=14,20
Pode-se verificar que a forma de onda da cor-rente
apresenta baixo conteúdo harmônico, estando bem próxima a
uma senóide. A presença dos indutores de filtro ocasiona um
defasamento (θi) entre as componentes fundamentais da
corrente e tensão de cada fase, contribuindo para a redução
do fator de potência. Aqui se pode destacar um compromisso
existente na fase de projeto: quanto maior o valor dos
indutores de filtro, menor é o valor de TDH das correntes de
fase, porém menor é o FP devido ao aumento do
deslocamento entre a tensão e a corrente.
Nas figuras 12 e 13 apresentam-se os esforços de tensão
no interruptor e no diodo Boost, respectivamente.
Pode-se verificar que a tensão em ambos os
semicondutores é bem comportada, não havendo
sobretensões, mesmo para o elevado nível de potência
processada com comutação dissipativa. O grande segredo
está nas placas paralelas utilizadas para conectar o conversor
aos capacitores de saída, já que estas formam capacitores que
eliminam o efeito das indutâncias parasitas presentes no
circuito de potência do conversor. Na prática foram
utilizados 2 capacitores em paralelo para compor o filtro de
saída.
Na figura 14 apresentam-se a tensão e a corrente na carga.
Figura 14 – Tensão e corrente na carga (100V/div. e 20A/dv.).
Figura 15 – Tensão e corrente na carga durante transitório de 50% a
100% da carga (50V/div, 20A/div e 10ms/div).
Por último, na figura 15 é apresentado o comportamento
da tensão de saída frente a um degrau de carga, de 50% a
100% da carga nominal. Pode-se verificar que a malha de
17
tensão respondeu de forma adequada e não houve presença
de overshoots. A regulação dinâmica ficou em torno de
2,3%, o que representa uma excelente resposta já que a carga
do retificador, na prática, será um inversor (Aplicação na
área de UPS – Uninterruptable Power Supply), o qual é
projetado para operar em malha fechada de tensão.
O rendimento atingido foi em torno de 95,2% a plena
carga.
VII. CONCLUSÕES
O conversor CA-CC, utilizando o transformador LIT, é
uma estrutura não isolada, com peso e volume relativamente
baixos, visto que a potência processada em cada núcleo
monofásica do LIT é próxima de 15% da potência total da
carga.
Como o conversor opera com doze pulsos, a estrutura
apresenta baixo conteúdo harmônico. O componente
harmônico de maior amplitude é o 11o, e apenas harmônicos
de ordem 12n±1, para n inteiro, estarão presentes de forma
significativa na cor-rente de entrada.
A colocação de indutores de filtro na entrada do
retificador reduz a taxa de distorção harmônica total. Porém
se for utilizado um valor muito elevado para estes indutores,
haverá um atraso da corrente em relação à tensão, o que
representa um aumento no ângulo de deslocamento, desta
forma reduzindo o fator de potência. O emprego de
capacitores no lado CA do retificador poderia solucionar este
problema, porém acredita-se que não seja necessário, já que
o FP do retificador é bastante elevado mesmo com este
deslocamento.
O conversor Boost e o LIT, associados, operam de forma
satisfatória.
Durante os experimentos obteve-se fator de potência
bastante elevado em cada fase, assim como reduzidas taxas
de distorção harmônica.
O conversor apresentou uma excelente regulação de saída
e um elevado rendimento, em torno de 95,2%.
O sistema completo mostrou-se bastante eficaz quando se
deseja um retificador com elevado fator de potência, simples
e robusto.
[4] Muñoz, C. A. “Retificação trifásica com alto fator de
potência usando uma conexão especial de
transformadores para a redução de harmônicas de
corrente”. Florianópolis, 1997. Tese de doutorado em
engenharia elétrica – INEP – UFSC.
[5] Seixas, F. J. M. “Conversor CA-CC de 12kW com
elevado fator de potência e tensão de saída regulada
utilizando autotransformador com conexão diferencial
de múltiplos pulsos”. Florianópolis, 1999. Projeto de tese
de doutorado em engenharia elétrica – INEP – UFSC.
[6] Chehab, A. & Barbi, I. “Proposta de uma unidade
retificadora trifásica de 18kW com elevado fator de
potência”. Florianópolis, 2001. Relatório interno – INEP
– UFSC.
[7] Urbanetz, J. Jr. “Sistema trifásico de 10kW com alto
fator de potência e controle de luminosidade, para um
grupo de lâmpadas fluorescentes”. Florianópolis, 2002.
Dissertação de mestrado em engenharia elétrica – INEP
– UFSC.
DADOS BIOGRÁFICOS
Anis Chehab, nasceu em Fortaleza-CE em 1977. Formou-se
em Engenharia Elétrica pela Universidade Federal do Ceará
– UFC, em 1999. No mesmo ano cursou um semestre letivo
do curso de Telecomunicações na Escuela Técnica Superior
de Ingenieros de Telecomunicación de la Universidad
Politécnica de Madrid. Em 2002 recebeu o título de Mestre
pela Universidade Federal de Santa Catarina – UFSC na área
de Eletrônica de Potência. Desde Março de 2002 trabalha na
Microsol Tecnologia Ltda, indústria cearense de nobreaks e
estabilizadores, como engenheiro de desenvolvimento.
Jair Urbanetz Junior, nasceu em Curitiba-Pr em 1967.
Formou-se em Engenharia Industrial Elétrica pelo Centro
Federal de Educação Tecnológica do Paraná – CEFET-Pr,
em 1995. Obteve o título de Especialista em Gerência da
Engenharia de Manutenção pelo CEFET-Pr em 1999 e o
título de Mestre em Engenharia Elétrica pela Universidade
Federal de Santa Catarina – UFSC na área de Eletrônica de
Potência, em 2002. Desde 1996 é professor do CEFET-Pr no
Departamento de Eletrotécnica.
[1] Niermann, C. “New rectifier circuits with low mains
pollution and additional low cost inverter for energy
recovery”. EPE. 1989. P. 1131-1136.
[2] Barbi, I. et al. “Emprego de transformadores e
autotransformadores para a diminuição do conteúdo
harmônico gerado por conversores estáticos de
potência”. Florianópolis, 1998. Publicação interna –
INEP – UFSC.
[3] Aragão, W. C. P. “Fonte de alimentação trifásica de alto
fator de potência e estágio único, utilizando
transformador de interfase de linha e conversor CC-CC,
isolado e de alta freqüência”. Florianópolis, 1998. Tese
de doutorado em engenharia elétrica – INEP – UFSC.
18
Ivo Barbi, nasceu em Gaspar-SC em 1949. Formou-se em
Engenharia Elétrica pela Universidade Federal de Santa
Catarina em 1973. Obteve o título de Mestre em Engenharia
Elétrica pela Universidade Federal de Santa Catarina em
1976 e o título de Doutor em Engenharia Elétrica pelo
Institut National Polytechnique de Toulouse, França, em
1979. Fundou a Sociedade Brasileira de Eletrônica de
Potência e o Instituto de Eletrônica de Potência da
Universidade Federal de Santa Catarina. Atualmente é
professor titular da Universidade Federal de Santa Catarina.
Desde 1992, é Editor Associado na área de Conversores
Estáticos de Potência do IEEE Transactions on Industrial
Electronics.
INTRODUÇÃO ÀS TÉCNICAS DE SÍNTESE E APLICAÇÕES DE
INDUTÂNCIAS NEGATIVAS
Teresa Esther Nuñez-Zuñiga
José Antenor Pomilio
Facultad de Ingeniería Eléctrica y Electrónica
Universidade Nacional de Ingeniería
Lima – Peru
[email protected]
Faculdade de Engenharia Elétrica e de Computação
Universidade Estadual de Campinas
Campinas – Brasil
[email protected]
Resumo - Este trabalho apresenta métodos para a
síntese de indutâncias negativas, bem como algumas
aplicações e estudos de estabilidade. Este comportamento
não-natural é analisado com base em modelagem
matemática, simulações e resultados experimentais. São
apresentados métodos já descritos na literatura, como o
VAPAR e o BVI, bem como uma nova metodologia, a
SDR, que apresenta vantagens em aplicações em que a
indutância negativa é inserida em série em um circuito
elétrico. Todos os três métodos utilizam conversores CCCA para realizar a síntese da tensão exigida. As
aplicações estudadas são a correção do fator de potência,
a regulação de tensão e a compensação de linhas de
transmissão.
CA é explorada em diversas aplicações como nos filtros
ativos de potência, nos inversores para aplicação como fonte
de alimentação ininterrupta ou no acionamento de motores de
corrente alternada.
Em cada uma destas aplicações é estabelecida uma
estratégia de controle que determina um sinal de referência
para o modulador. O grau de distorção da grandeza (tensão
ou corrente) sintetizada pelo conversor de potência, em
relação ao sinal de referência, depende da freqüência de
comutação do conversor e do filtro de saída utilizado.
O sinal PWM é rico em componentes espectrais em
valores múltiplos da freqüência de comutação. Tais
componentes devem ser devidamente atenuadas pelo filtro de
saída. Este filtro, no entanto, não deve introduzir atenuação
de amplitude ou mudança de fase na banda espectral em que
se situa o sinal de referência.
A título de exemplo, sabe-se que com o emprego de um
filtro de segunda ordem e alocando-se a freqüência de corte
uma década abaixo da freqüência de comutação do inversor,
é possível obter uma atenuação de 40dB das componentes
nas vizinhanças da freqüência de comutação em relação ao
valor original.
Por outro lado, as componentes espectrais do sinal de
referência serão reproduzidas praticamente sem atenuação
até a freqüência de corte do filtro, embora já possa ocorrer
algum erro de fase ao se aproximar desta freqüência. Caso o
sinal de referência possua componentes espectrais acima da
freqüência de corte do filtro estas serão sofrerão maior
alteração, tanto em módulo quanto em fase.
Se tomarmos como exemplo um filtro ativo em
derivação, cujo objetivo é sintetizar correntes [1–3],
utilizando um inversor tipo fonte de tensão, o sistema
necessariamente opera em malha fechada, de modo a se
garantir a síntese da corrente desejada. Já um inversor tipo
fonte de corrente poderia operar em malha aberta, o que
simplifica a implementação do sistema. No entanto, devido
às maiores perdas destes inversores (associadas ao elemento
indutivo de acúmulo de energia no lado CC do inversor), esta
não é uma solução tecnicamente interessante.
Em aplicações nas quais o objetivo é a síntese de tensão,
em princípio pode-se utilizar inversores de acúmulo
capacitivo operando em malha aberta, pois o conversor deve
reproduzir em sua saída o próprio sinal utilizado como
referência. Existem efeitos secundários que podem fazer com
que isto não ocorra exatamente desta maneira como, por
exemplo, as limitações impostas pela impedância do filtro
passivo de saída, os efeitos distorcivos produzidos por cargas
não lineares, as distorções do inversor, principalmente
decorrentes da introdução de tempos mortos na comutação.
O quanto estas limitações exigem um refinamento do sistema
Palavras-Chave – FACTS, Fator de potência,
Harmônicas, Indutância negativa, Inversor PWM,
Qualidade da energia elétrica.
INTRODUCTION TO THE NEGATIVE
INDUCTANCE SINTHESYS TECHNIQUES
AND APPLICATIONS
Abstract – This article presents some methods for
generating negative inductance, as well as possible
applications and stability analysis. Such non-natural
behavior is analyzed based on mathematical modeling,
circuit simulations and experimental results. Previously
presented synthesis methods, named VAPAR and BVI
are described and a new strategy, called SDR is
introduced. The SDR method is useful when the negative
inductance is series connected to an electrical circuit. All
the methods use a DC-AC converter for synthesizing the
necessary voltage. The applications include power factor
correction, voltage regulation and transmission line
compensation.
1
Keywords - FACTS, Harmonics, Negative inductance,
Power factor, Power quality, PWM inverter.
I. INTRODUÇÃO
A capacidade da modulação por largura de pulso (PWM
- Pulse Width Modulation) produzir sinais de tensão ou de
corrente de quaisquer formas por meio de conversores CCArtigo Submetido em 13/11/2002. Primeira Revisão em 14/05/2003.
19
de controle depende do grau de exatidão que uma dada
aplicação exige na síntese de uma tensão.
Este trabalho apresenta o emprego de inversores para a
síntese de tensões cujo objetivo é fazer com que a relação
entre a tensão e a corrente nos terminais de saída caracterize
um comportamento indutivo, ou seja, a tensão deve ser
proporcional à derivada da corrente. Mais do que isso, é
apresentada e discutida a síntese de indutâncias negativas.
Apresenta-se uma nova estratégia para tal síntese, a qual
mostra-se adequada para aplicações em que a indutância
negativa deva ser conectada em série em um circuito elétrico.
São identificadas algumas aplicações, mostrando-se
algumas vantagens em relação ao uso de compensação
capacitiva.
II. SÍNTESE DE INDUTÂNCIAS NEGATIVAS
A literatura apresenta duas maneiras de sintetizar o
comportamento de dipolos por meio de inversores. O
VAPAR (Variable Active-Passive Reactance) [4] foi
inicialmente apresentado como uma alternativa para a síntese
de indutâncias e capacitâncias de valor elevado, podendo
substituir com vantagens os elementos físicos (capacitores e
indutores). Posteriormente foi identificada sua capacidade de
síntese de dipolos não naturais, tal como uma indutância
negativa [5-8], ou de indutâncias acopladas com anti-mútuas
[9]. O princípio de funcionamento do VAPAR está ilustrado
na figura 1. Observa-se que se realiza a síntese de uma
corrente cuja forma segue a integral da tensão em seus
terminais. Por ser usado um inversor fonte de tensão é
necessária a operação em malha fechada para se obter a
forma desejada da corrente. Este funcionamento
realimentado coloca restrições de estabilidade de operação,
principalmente quando se inserem filtros passivos na saída
do inversor com a finalidade de limitar os efeitos da
comutação.
Uma segunda alternativa, denominada BVI (Bootstrap
Variable Inductance) [10] utiliza um princípio conhecido na
eletrônica analógica como bootstraping. Conforme mostra a
figura 2, o objetivo é controlar a tensão aplicada em um dos
terminais de um dipolo padrão. A tensão controlada reproduz
a tensão no ponto de conexão com o circuito, mas com valor
determinado pelo ganho G. Ajustando este ganho pode-se
controlar a corrente que circula pelo dispositivo. Quando G é
nulo, o circuito “vê” uma indutância de valor La. Quando o
ganho for unitário, a corrente é nula, o que reflete para o
circuito uma indutância infinita. Se o ganho for maior do que
a unidade há uma inversão no sentido da corrente, refletindo
para o circuito uma indutância negativa. Na prática, a síntese
da tensão é feita por meio de um inversor com um adequado
filtro de saída. Com o uso de um ganho real, para a síntese de
outros dipolos, o BVI necessita de um padrão adequado, não
sendo possível alterar o tipo de dipolo sintetizado. Embora
este aspecto não tenha sido explorado pelos autores, caso o
ganho, por ação do controle, assuma valores complexos,
pode-se alterar a característica do dipolo sintetizado.
Em relação ao VAPAR, a vantagem do BVI é sua
operação em malha aberta. Sua aplicação é conveniente em
derivação [11]. Em aplicações em que o dispositivo deve ser
20
colocado em série com o circuito, a impossibilidade de
sintetizar um dipolo de valor nulo é uma séria restrição.
O terceiro método, desenvolvido pelos autores, é a
Síntese Direta de Reatâncias (SDR) [12]. Esta técnica opera
resolvendo diretamente a equação do dipolo que se deseja
sintetizar. Assim, uma indutância negativa é sintetizada
medindo-se a corrente e determinando sua derivada. O sinal
resultante, com polaridade invertida, é usado como referência
para o modulador PWM que comanda o inversor. Sua
aplicação preferencial é em série. Para seu uso em derivação
é necessária a introdução de uma malha de corrente, fazendo
o SDR similar ao VAPAR.
Com o uso de um inversor tipo fonte de corrente seria
possível uma aplicação em derivação, em malha aberta. A
figura 3 mostra o princípio de funcionamento do SDR. Este
dispositivo é capaz de sintetizar qualquer tipo de dipolo,
desde que o se faça a escolha do sinal de referência.
Aplicações trifásicas dos três tipos de conversores são
possíveis. O barramento CC pode conter uma fonte de
alimentação ou apenas um capacitor. Neste último caso o
controle dever prever alguma estratégia que permita regular
esta tensão.
Cuidados importantes devem ser tomados para a garantia
da adequada redução das componentes devidas à comutação
do inversor, especialmente no SDR, pois neste dispositivo,
para a síntese de uma indutância, deve-se determinar a
derivada da corrente. Se esta não estiver adequadamente
filtrada tem-se o risco de instabilizar o sistema devido à
amplificação de tais componentes. A ressonância introduzida
pelo filtro de saída também deve ser adequadamente
limitada, seja com o amortecimento do filtro (viável em
aplicações de baixa potência, devido às perdas introduzidas),
seja por um controle em malha fechada da tensão sintetizada.
Aplicações em alta potência exigem componentes
semicondutores mais lentos, o que limita a freqüência de
comutação e coloca dificuldades adicionais para o projeto do
filtro passivo.
Tais restrições, embora conhecidas, não serão abordadas
neste artigo, uma vez que o objetivo é o de apresentar os
métodos de síntese e as aplicações de indutâncias negativas,
buscando divulgar esta técnica e abrir fronteiras de
pesquisas.
T1
T
2
Filtro passivo
vt
iL
E
∫vtdt
-
T4
T3
∑
K
PWM
+
Fig. 1. Princípio de funcionamento do VAPAR
T1
T
2
La
vt i L
G.vt
E
T4
T3
PWM
Fig. 2. Princípio de funcionamento do BVI.
T1
T
2
Filtro passivo
vt
iL
E
T4
di/dt
amplificação da componente harmônica presente na tensão.
Embora o fator de deslocamento seja unitário, o fator de
potência é 0,97 devido à distorção da corrente que, neste
exemplo, apresenta uma taxa de distorção harmônica de
25%. A amplificação das componentes harmônicas, que se
acentuam com o aumento da ordem, pode levar a importantes
problemas como o superaquecimento do capacitor e dos
condutores, o acionamento indevido de proteções, etc.
Fazendo a compensação com uma indutância negativa,
obtém-se um fator de potência unitário, como se vê no último
caso.
Enquanto para uma fonte ideal os resultados seriam
idênticos, na presença de uma pequena distorção na tensão
(que é muito comum na rede elétrica), a superioridade da
compensação com indutância negativa é evidente. Um
circuito de controle para esta implementação poderia ser
muito simples, aplicando-se ao BVI um ajuste do ganho
determinado por um controlador tipo proporcional-integral,
que teria em sua entrada um sinal de erro de fase entre a
tensão e a corrente.
it
T3
R
V
L
C
ou
-L
PWM
Fig. 3. Princípio de funcionamento do SDR
Fig. 4. Circuito para análise de compensação do fator de potência.
III. APLICAÇÕES DE INDUTÂNCIAS NEGATIVAS
v
A apresentação destas aplicações não pretende ser
exaustiva, mas apenas indicar algumas situações em que o
emprego de conversores sintetizando indutâncias negativas
pode ser vantajoso em relação ao uso de capacitâncias.
De fato, em regime permanente senoidal, uma
capacitância e uma indutância negativa podem apresentar o
mesmo comportamento. Obviamente o comportamento em
regime transitório é diverso. É precisamente esta
diferenciação que pode tornar interessante o uso de
indutâncias negativas.
A. Correção de fator de potência
O circuito da figura 4 mostra uma fonte de
alimentação senoidal. Esta fonte alimenta uma carga resistiva
e outra indutiva. A compensação plena do fator de potência
exige que a potência reativa associada à carga indutiva seja
fornecida localmente, de modo que pela fonte circule apenas
a parcela de potência ativa.
Para uma indutância de 30 mH, esta compensação pode
ser realizada por uma capacitância de 234 µF, tendo a fonte
uma freqüência de 60 Hz. Alternativamente, o mesmo
resultado, em regime permanente, seria obtido com o uso de
uma indutância de –30 mH no lugar da capacitância.
Resultados muito diferentes ocorrem, no entanto, se a
fonte apresentar alguma distorção harmônica, como ilustra a
figura 5, em que há a presença da quinta harmônica com uma
amplitude de 5% da fundamental. No primeiro caso, sem
compensação, nota-se que a corrente se encontra atrasada em
relação à tensão, como se espera de um circuito indutivo.
Quando se faz a compensação com capacitor tem-se uma
it
0
v
it
0
v
0
it
Fig. 5. Formas de onda da tensão e da corrente pela fonte: De cima
para baixo: Sem compensação; Com compensação capacitiva; Com
compensação por indutância negativa. R=10Ω, L=30mH C=234µF.
21
Um compensador baseado em indutância negativa não
tem capacidade de compensar distorções na corrente
produzidas por cargas não lineares, como faz um filtro ativo.
Seu uso se daria em sistemas em que a distorção da corrente
é relativamente baixa, como normalmente ocorre no nível de
distribuição na rede elétrica.
B. Regulação de Tensão
O circuito da figura 6 mostra uma fonte de alimentação
senoidal, associada em série a um circuito RL, que representa
o equivalente Thevenin da impedância de saída da fonte e
que determina a característica de regulação da mesma. O
BVI pode ser usado para regular a tensão da carga,
compensando a queda de tensão nesta impedância série,
como mostra a figura 7. Após um acréscimo de carga e a
conseqüente diminuição da tensão, o circuito de controle
detecta tal redução e ajusta o ganho do BVI de modo a
restabelecer a tensão no valor de referência. O BVI passa de
uma atuação como indutância positiva para indutância
negativa, como se pode verificar pela alteração da defasagem
entra tensão e corrente.
A figura 8 mostra o efeito da ocorrência de um degrau na
tensão da fonte quando se tem compensação capacitiva ou
com indutância negativa.
Note-se que com capacitor existe uma oscilação
decorrente da ressonância entre a capacitância e a indutância
da fonte. Com a indutância negativa isto não ocorre, pois a
resposta do sistema continua a ser a de um circuito de
primeira ordem.
R1
Vs
C. Compensação série de linha de transmissão
A figura 9 mostra um circuito no qual um conversor para
síntese direta de reatâncias – SDR - pode ser empregado para
compensar a parcela indutiva de uma linha de transmissão.
No caso ilustrado há um fluxo de potência entre a fonte
Vs e a fonte Vr, cujas tensões apresentam o mesmo valor
eficaz mas não estão em fase.
Este tipo de compensação seria útil, por exemplo, para
fazer um ajuste de defasagem entre linhas de características
distintas antes de realizar uma conexão em anel. Poderia
ainda ser usado para regular o fluxo de potência por uma
linha, uma vez que permite controlar o valor da impedância
série da mesma. Adicionalmente, dentro da faixa de resposta
do sistema, tem-se uma atenuação de eventuais componentes
harmônicas, dado que a reatância indutiva aumenta com a
freqüência.
A figura 10 permite uma comparação do comportamento
de uma compensação série usando capacitância ou uma
indutância negativa.
Novamente no caso capacitivo tem-se uma resposta
oscilatória, pois o sistema passa a ter um comportamento de
segunda ordem, o que não ocorre com a compensação por
indutância negativa. Em ambos os casos a compensação
realizada foi de 50% da reatância da linha.
R/2
L/2
R/2
L/2
C
Vr
Vs
L1
R
L
-Ln
R/2
L/2
R/2
L/2
-Ln
Fig. 6. Circuito para análise de regulação de tensão.
Vs
Vr
Corrente na carga
Fig. 9. Circuito para estudo de compensação série em uma linha de
transmissão.
0
Tensão na carga e corrente no BVI
0
Fig. 7. Ação de conversor BVI para regulação de tensão.
0
0
Fig. 10. Formas de onda da tensão e da corrente na fonte Vs: acima,
com compensação capacitiva; abaixo, com compensação por
Fig. 8. Resposta a um degrau de tensão: acima, compensação
capacitiva; abaixo, compensação por indutância negativa.
22
IV. ESTABILIDADE DE CIRCUITOS COM
INDUTÂNCIA NEGATIVA
O emprego de dispositivos que apresentam um
comportamento dinâmico de indutância negativa coloca
novas questões para o estudo de estabilidade de circuitos
elétricos. Esta seção estudará a estabilidade de alguns
circuitos simples, como os indicados nas aplicações
anteriormente descritas. Note-se que a análise de estabilidade
não se refere à inclusão de eventuais malhas de controle do
conversor de potência. Os estudos tomam como base a
equação característica do sistema, analisando o
comportamento de suas raízes. A existência de raiz com parte
real positiva indica a instabilidade do sistema.
A. Compensação série
Considerando o circuito da figura 9, fazendo Vr=0, a
função de transferência entre a corrente da fonte e sua tensão
é:
I( s )
1
(1)
G( s ) =
=
V ( s ) R + sL − sLn
A raiz da equação característica é:
s=
−R
L − Ln
(2)
A análise das raízes da equação característica indica que
o sistema é estável se a indutância negativa apresentar maior
valor absoluto do que a indutância positiva. Outra situação
estável é quando o valor absoluto da indutância negativa for
menor do que o resultado da associação em paralelo das
indutâncias positivas. Normalmente a indutância em série
com a fonte apresenta valor reduzido, de maneira que esta
segunda hipótese não apresenta interesse prático de
aplicação.
D. Compensação de circuito RL série
Considere-se o circuito mostrado na figura 11, no qual
uma fonte não ideal alimenta um ramo RL série, que deve ser
compensado por uma indutância negativa.
A equação característica é:
⎡ R + R1 R1 ⎤ RR1
s2 + s⎢
−
−
=0
Ln ⎥⎦ LLn
⎣ L
A análise das raízes da equação característica indica que
uma delas sempre apresenta parte real positiva, implicando
na instabilidade do sistema para qualquer valor de indutância
negativa.
R1
R
V
a qual será positiva se Ln>L, Ou seja, para garantir a
estabilidade, a indutância negativa não pode suplantar a
indutância positiva em uma malha.
(5)
-Ln
L
Fig. 11. Circuito com ramo RL série.
B. Compensação em derivação com fonte ideal
Considere-se o circuito mostrado na figura 4 com a
presença de uma indutância negativa. A função de
transferência entre a corrente da fonte e sua tensão é:
G( s ) =
I ( s ) s{sLLn − R( L − Ln )}
=
V( s )
s 2 LLnR
(3)
O sistema apresenta um cancelamento de um pólo com
um zero na origem, permanecendo outro pólo na origem e
um zero que, a depender do valor da indutância negativa,
pode estar no semi-plano direito. Tal comportamento de fase
não-mínima existirá se L>Ln.
Em regime permanente senoidal, tanto a corrente pela
fonte quanto as parcelas que passam pelos indutores podem
apresentar um nível CC. Este nível CC tende a desaparecer
na indutância positiva caso exista uma resistência em série (o
que normalmente ocorre, devido ao enrolamento). Na
indutância negativa deve haver alguma ação de controle que
permita eliminar este nível CC.
C. Compensação em derivação com fonte não ideal
Considere-se o circuito mostrado na figura 6. A
equação característica deste sistema é:
⎡ ⎛ 1 1 ⎞ R1 + R ⎤ ⎡ RR1 RR1 ⎤
s 3 + s 2 ⎢ R⎜ −
−
⎟+
⎥ + s⎢
⎥ =0
L1 ⎦ ⎣ LL1 LLn ⎦
⎣ ⎝ L Ln ⎠
(4)
E. Efeito estabilizante da resistência negativa
Considere que o dipolo utilizado no conversor BVI, além
de um comportamento indutivo, também apresente uma
resistência em série. Um ganho superior à unidade faz com
que se reflita para o circuito uma resistência negativa em
série com uma indutância negativa.
Refazendo a análise da estabilidade do caso anterior,
adicionando uma resistência (-Rn) em série com a indutância
negativa, a equação característica será:
⎡ R − R1 R + R1 ⎤ Rn (R + R1 ) − RR1
s2 + s⎢ n
= 0 (6)
+
⎥+
L ⎦
LLn
⎣ Ln
Verifica-se que o sistema se torna estável para qualquer
valor de indutância negativa, desde que o valor da resistência
negativa seja maior do que a associação em paralelo de R
com R1.
A presença desta componente resistiva negativa confere a
capacidade de, naturalmente, anular o nível CC da corrente
pela indutância negativa, de acordo com a constante de
tempo determinada pela indutância e resistência.
A inclusão de uma resistência negativa em série com a
indutância negativa resulta num aumento da faixa de
estabilidade de todos os circuitos em que a indutância
negativa está colocada em derivação, possibilitando efeitos
de sobre-compensação, ou seja, tendo uma indutância
negativa com valor absoluto menor do que o da indutância
positiva.
23
Sob um outro ponto de vista, uma resistência negativa
equivale à necessidade de entrega de potência ao sistema, ou
seja, é preciso que no barramento CC do inversor exista uma
fonte. Em situações em que a presença da resistência
negativa não é necessária, os conversores podem operar
apenas com um capacitor no lado CC.
Muitas outras topologias de circuitos podem ser
estudadas e, para cada aplicação de indutância negativa deve
ser feita uma análise particular.
Adicionalmente, ao ser inserida alguma malha de controle
específica, a questão da estabilidade global também deve ser
devidamente estudada.
V. RESULTADOS EXPERIMENTAIS
A fim de verificar experimentalmente o comportamento
do BVI e do SDR, foi implementado um sistema
experimental composto por um DSP (ADMC401) [13], no
qual foram programados os controles necessários à
realização dos conversores, assim como rotinas de
modulação vetorial para o comando do inversor.
Os resultados foram colhidos em baixa tensão (até 30 V)
com o objetivo de verificar a capacidade dos conversores e
dos métodos de síntese realizarem os comportamentos
previstos teoricamente. O inversor opera em 10 kHz.
O filtro de saída do inversor apresenta a estrutura
mostrada na figura 12. Um filtro de quarta ordem permite,
para uma dada atenuação desejada na freqüência de
comutação do inversor, usar componentes de menor valor e
aumentar a freqüência de corte. Com isso amplia-se a faixa
de resposta do sistema. O amortecimento é necessário para
evitar que na ocorrência de perturbações transitórias (como
um degrau de carga) as ressonâncias do filtro sejam
excitadas, manifestando-se na tensão e na corrente. Uma vez
que no BVI se toma a tensão como referência, enquanto no
SDR é a corrente que deve ser medida, isto provocaria uma
realimentação de tais componentes, podendo comprometer a
estabilidade do sistema. Os valores utilizados levam a uma
freqüência de corte de 5 kHz e uma atenuação de 35 dB na
freqüência de comutação, com uma faixa de reposta
suficientemente plana, tanto em ganho quando em fase até
cerca de 1 kHz.
A eliminação do amortecimento passivo pode ser feita
desde que se use um controle da tensão sintetizada em malha
fechada. Isto implica, no entanto, em outros estudos de
estabilidade.
Um filtro com estrutura mais simples (segunda ordem)
não se mostrou adequado pois, para obter a atenuação
desejada, exigiu um aumento da indutância para 11 mH, o
que comprometeu o funcionamento do sistema operando
como BVI, devido ao elevado valor da reatância série. Neste
caso, devido aos tempos mortos do inversor, e como o BVI
opera em malha aberta, houve uma significativa deformação
das formas de onda produzidas.
A soma das indutâncias representa o dipolo modelo para
o BVI, já que os ramos capacitivos praticamente não têm
influência em baixa freqüência.
24
1mH
2,2µF
16µF
33Ω
1mH
2,2µF
Inversor
PWM
Fig. 12. Filtro de saída usado no BVI e no SDR.
As grandezas são medidas por sensores Hall, e aplicadas
aos conversores analógico-digitais do DSP. Internamente ao
DSP os sinais passam por filtros passa-baixas, com
freqüência de corte de 1 kHz. Isto atenua ainda mais os
resíduos das componentes de comutação do inversor e de
eventuais excitações da ressonância do filtro. Com isso a
banda passante do sistema fica limitada a cerca de 500 Hz,
faixa na qual o sistema é capaz de reproduzir adequadamente
um sinal de referência.
A figura 13 mostra o resultado da compensação do fator
de potência em um circuito como o da figura 4, com os
seguintes componentes: R=11 Ω, L=36 mH. Note-se que a
corrente pelo BVI está adiantada em relação á tensão de
referência, caracterizando a síntese da indutância negativa.
Fig. 13. Compensação de fator de potência com BVI.
CH1: Corrente pelo BVI (2 A/div.), CH2: Tensão de referência
(1V/div.), CH3: Corrente da fonte (2A/div.), CH4: Tensão da fonte
(20V/div.).
A figura 14 mostra resultado análogo, mas na presença de
uma distorção de 5% de 5a harmônica na tensão de
alimentação. Observe que o BVI permite obter fator de
potência unitário, pois as formas de onda de tensão e de
corrente são as mesmas, caracterizando, do ponto de vista da
fonte, uma carga puramente resistiva. Há também a
ocorrência de uma variação brusca na tensão, a qual também
é adequadamente compensada pelo BVI, sem qualquer
oscilação.
A figura 15 mostra a mesma situação anterior, mas neste
caso a compensação do fator de potência está sendo feita por
um capacitor (200 µF). Observe-se a amplificação da
componente de quinta harmônica, a qual assume um valor de
25% da fundamental. Também na ocorrência do transitório
de tensão tem-se uma oscilação, devida à ressonância entre a
capacitância e a indutância em série com a fonte (30 µH).
tanto a referência de tensão, quanto a tensão sintetizada pelo
SDR estão defasadas de 90º da corrente, caracterizando a
Tensão de referência
Corrente da carga
Tensão do PAC
Fig. 14. Compensação de fator de potência com BVI.
CH1: Corrente pelo BVI (2 A/div.), CH2: Tensão de referência
(0,5V/div.), CH3: Corrente da fonte (2A/div.), CH4: Tensão da
fonte (10V/div.).
Fig. 16. Regulação de tensão com BVI.
CH2: Tensão de referência (0,5V/div.), CH3: Corrente da carga R
(1A/div.), CH4: Tensão do PAC (10V/div.).
Referência
Saída do SDR
Corrente da fonte
Tensão
da fonte
Fig. 15. Compensação de fator de potência com capacitor.
CH1: Corrente pelo capacitor (2 A/div.), CH3: Corrente da fonte
(2A/div.), CH4: Tensão da fonte (10V/div.).
A figura 16 mostra a atuação do BVI na compensação da
tensão do barramento CA, em um circuito como o da figura
6, no qual R1=0,5 Ω e L1=1 mH. A partir de uma medição da
tensão eficaz no ponto de acoplamento comum (PAC) das
cargas, calcula-se o erro em relação à referência. Este erro
passa por um compensador tipo PI, o qual altera o ganho do
BVI, ajustando o valor da indutância (positiva ou negativa)
que mantém a tensão no valor desejado. Na figura 16,
inicialmente o ganho é menor do que 1, o que significa que o
BVI sintetiza uma indutância positiva. Ao ser inserida uma
carga adicional, a tensão no barramento CA se reduz, devido
à queda na impedância em série com a fonte, e o BVI
aumenta o ganho, passando a atuar como indutância
negativa, restabelecendo a tensão.
O circuito de testes do SDR é composto por uma
associação em série de uma resistência de 11 Ω, uma
indutância de 20 mH e os terminais de saída do inversor,
após o filtro mostrado na figura 12.
A figura 17 mostra uma compensação plena da indutância do
circuito, o qual se torna puramente resistivo. Repare que
Fig. 17. Compensação série com SDR.
De cima para baixo: CH2: Tensão de referência (1V/div.), CH4:
Tensão do SDR (20V/div.), CH3: Corrente da fonte (1A/div.), CH1:
Tensão da fonte (10V/div.).
A figura 18 mostra a atuação do SDR para regular o valor
da corrente por um circuito composto por uma resistência e
uma indutância em série. Inicialmente a resistência é nula e
há apenas a indutância (20 mH) no circuito. A fim de
permitir a passagem de corrente no valor estipulado pela
referência, o SDR sintetiza uma indutância positiva. Ao ser
inserida uma resistência, tem-se uma diminuição na corrente
pelo circuito. O sistema de controle detecta o erro em relação
ao valor de referência, o qual é processado por um regulador,
alterando o sinal de controle que determina a tensão a ser
produzida pelo SDR. O dispositivo passa a sintetizar uma
indutância negativa, que compensa parcialmente a indutância
positiva e permite manter a corrente no valor estipulado. O
projeto do regulador não foi otimizado, razão pela qual o
resultado se apresenta subamortecido.
25
Tensão de controle do SDR
Conexão da resistência
Corrente pelo circuito
Fig. 18. Regulação de corrente com SDR.
CH2: Tensão de controle do SDR (1V/div.), CH3: Corrente da fonte
(2A/div.).
VI. CONCLUSÕES
Este artigo fez uma revisão de métodos para síntese de
dipolos com características não naturais através de
conversores CC-CA, focalizando o caso de indutâncias
negativas.
Foram consideradas algumas aplicações em que
indutâncias negativas poderiam substituir capacitâncias, com
vantagens em termos de resposta dinâmica e de controle.
Tais vantagens devem-se ao fato de que com o uso de uma
indutância negativa não há alteração da ordem de sistema
que contenha apenas indutâncias e resistências, evitando-se o
surgimento de modos próprios, os quais tendem a instabilizar
o sistema. A contrapartida para o melhor desempenho é,
obviamente, a complexidade do conversor eletrônico de
potência e dos circuitos eletrônicos associados. Tais
conversores limitam a faixa de potência de aplicação em
virtude das restrições de tensão e de corrente dos
interruptores semicondutores de potência.
O aumento da potência implica, para os componentes
semicondutores atuais, uma redução na freqüência de
comutação. Isto faz com que a faixa de freqüência de atuação
do sistema que sintetiza a indutância negativa se reduza. Por
exemplo, se comutando a 10 kHz é possível obter uma boa
resposta do sistema até 1 kHz (o que permite que a resposta
do elemento desejado ocorra também na freqüência de várias
das eventuais componentes harmônicas presentes), um
conversor que comutasse a 1 kHz teria sua faixa de ação
reduzida para 100 Hz, o que permitiria a síntese desejada
apenas na freqüência fundamental. No entanto, em
aplicações de potência elevada, em que a distorção
harmônica seja reduzida, esta já poderia ser uma realização
digna de consideração. Em casos em que se deseje sintetizar
apenas a componente fundamental pode-se considerar o uso
de modulação multinível, permitindo, com a tecnologia atual,
atingir potências da ordem de MVA.
Foram ilustradas aplicações para a compensação de fator
de potência, para a regulação de tensão e para a compensação
série de linhas de transmissão.
Estudou-se a estabilidade de circuitos elétricos nos quais
são introduzidas indutâncias negativas, verificando-se as
26
faixas de valores que garantem a estabilidade dos mesmos.
Também se identificou a capacidade de uma resistência
negativa, associada à indutância negativa, aumentar a
estabilidade dos circuitos.
O fornecimento de potência associado a esta resistência
negativa faz com que seja necessário prever uma fonte no
lado CC do inversor. A potência fornecida depende do valor
da resistência negativa e da corrente que por esta circula (ao
quadrado). Mantendo a capacidade de obter uma resposta
estável e, ao mesmo tempo, minimizar o consumo, o valor da
resistência deve ser o menor possível. Esta fonte CC pode ser
obtida a partir de um retificador não controlado alimentado
pela própria rede.
Resultados experimentais obtidos em protótipos de baixa
potência foram utilizados para verificar a realização dos
circuitos, demonstrando sua viabilidade. As aplicações reais
são restritas pelos limites de potência atingíveis pelos
conversores de potência, os quais, entretanto, têm se
expandido continuamente nos últimos anos.
Muitos aspectos ainda devem ser explorados, podendo-se
citar como exemplo: comparações detalhadas com a
compensação capacitiva; limitações do método SDR em
sistemas em que o conteúdo harmônico da corrente é
significativo; qualidade do sinal sintetizado em aplicações
de potência elevada, em que a freqüência de comutação é
forçosamente reduzida; uso de outras técnicas de modulação,
como a multinível, que permitiria aplicações em potência
mais elevada, embora com uma banda passante reduzida; etc.
No entanto tais aprofundamentos fogem dos objetivos deste
artigo, mas certamente estão sendo afrontados por
pesquisadores interessados no assunto.
AGRADECIMENTOS
Os autores agradecem ao Conselho Nacional de
Desenvolvimento Científico e Tecnológico e à Fundação de
Amparo à Pesquisa do Estado de São Paulo pelo suporte a
esta pesquisa.
[1] T. E. Nunez-Zuñiga, M. V. Ataíde e J. A. Pomilio: “Filtro
Ativo de Potência Sintetizando Cargas Resistivas”.
Eletrônica de Potência, vol. 5, no. 1, pp. 35-42, Maio
2000.
[2] L. F. Penello e E. H. Watanabe: “Filtro Ativo de
Potencia tipo ‘Shunt’ com Seleção da Potência a ser
Compensada”. Controle & Automação, vol. 4, no 1, pp.
31-37, Ago/Set. 1993.
[3] F. Pöttker, I. Barbi “Power Factor Correction of Non
Linear loads Employing a Single Phase Active Power
Filter: Control Strategy, Designing Methodology and
Experimentation”, Proc. of IEEE Power Electronics
Specialist Conference, St. Louis, USA, pp. 412-417,
June 1997.
[4] H. Funato and A. Kawamura; "Proposal of Variable
Active-Passive Reactance", Proc. of the International
Conference on Industrial Electronics, Control,
Instrumentation and Automation – IECON’92, San
Diego, USA, pp 381-388, Nov. 1992.
[5] H. Funato, A. Kawamura, and K. Kamiyama:
“Realization of Negative Inductance Using Variable
Active-Passive Reactance (VAPAR)”, IEEE Trans. on
Power Electronics, vol. 12, no. 4, pp. 589-598, July
1997.
[6] H. Funato, A. Kawamura, T. Watanabe,K. Kamiyama,
“Analysis of power control using variable activepassive reactance (VAPAR)”, Proc. of Industrial
Electronics, Control and Instrumentation - IECON 97,
pp. 850 –855, Nov. 1997.
[7] H. Funato, K. Kamiyama, A. Kawamura: “Transient
performance of power circuit including virtual
inductance realized by fully digital controlled variable
active-passive reactance (VAPAR)”, Proc. of Power
Electronics Specialists Conference - PESC 00, Galway,
Ireland, pp. 1195–1200, June 2000.
[8] H. Funato, “Instantaneous power of power circuit
including
three
phase
variable
inductance”,
Proc. of Industrial Electronics, Control and
Instrumentation - IECON '01, Denver, USA,
pp. 1084 –1089, Dec. 2001.
[9] H. Funato and K. Kamiyama: “Transient Response of
Three-Phase Variable Inductance Realized by Variable
Active-Passive Reactance (VAPAR)”, Proc. of the
IEEE Annual Applied Power Electronics Conference
and Exposition, APEC’01, Anahein, USA, vol. 2, pp.
1281-1286, March, 2001.
[10] D.C.Hamil, M.T.Bina: "The Bootstrap Variable
Inductance (BVI) and its Apllications in AC
Power Systems", Prof. of the IEEE Annual Applied
Power Electronics Conference and Exposition,
APEC’99, Dallas, USA, vol.2, pp 896-902, March,
1999.
[11] M. T. Bina, D. C. Hamil: “Transient Response and
Stability of the Bootstrap Variable Inductance (BVI)”,
CD-ROM of the IEEE Power Electronics Specialista
Conference – PESC 2001, Vancouver, Canada, June
2001.
[12] T. E. Nuñez-Zuñiga, J. A. Pomilio: “Síntesis de
Impedancias No Naturales y Aplicaciones en Sistemas
eléctricos”, Anales del IX Congreso Internacional de
Ingeniería Electrónica, Eléctrica y de Sistemas –
INTERCON’99, Callao, Perú, Agosto 2002.
[13] DSP 2171, ADMC401– Analog Device, Inc,
Herramientas del Ensamblador, Manual Simulador, y
Manual del Usuario.
DADOS BIOGRÁFICOS
Teresa Esther Núñez Zúñiga, é graduada em Engenharia
Eletrônica (1981) na Universidade Nacional de Engenharia
de Lima-Peru, Mestre (1999) e Doutora (2002) em
Engenharia Elétrica (1999) pela Univesidade Estadual de
Campinas. Desde 1985 é docente na Universidade Nacional
de Engenharia de Lima-Peru. Suas áreas de interesse são
Filtros Ativos de Potência e Eletrônica de Potência.
José Antenor Pomilio formou-se em Engenharia Elétrica
pela Universidade Estadual de Campinas, Campinas (SP), em
1983. Concluiu o Mestrado e o Doutorado em Engenharia
Elétrica pela mesma universidade em 1986 e 1991,
respectivamente. Entre 1988 e 1991, foi chefe do grupo de
Eletrônica de Potência do Laboratório Nacional de Luz
Síncrotron. Realizou estágios de pós-doutoramento junto à
Universidade de Pádua, em 1993/94 e junto à Terceira
Universidade de Roma, em 2003. É livre-docente e professor
associado do Departamento de Sistemas e Controle de
Energia da Faculdade de Engenharia Elétrica e de
Computação da UNICAMP. Foi membro do Comitê
Administrativo da IEEE Power Electronics Society de 1999 a
2002, presidente da SOBRAEP de 2000 a 2002 e editor da
revista Eletrônica e Potência, de 1999 a 2000. É editor
associado da IEEE Trans. on Power Electronics e da revista
Controle & Automação. É membro da SOBRAEP, do IEEE e
da SBA.
27
28
REPETITIVE-BASED CONTROL FOR SELECTIVE ACTIVE FILTERS
USING DISCRETE COSINE TRANSFORM
Fernando P. Marafão1
Paolo Mattavelli2
University of Campinas -UNICAMP 1
School of Electrical and Computer Eng.
P.O. Box 6101 – 13081-970
Campinas – SP – Brazil
fmarafao,[email protected]
Simone Buso3
University of Udine – DIEGM 2
Via delle Scienze, 208
33100 - Udine – Italy
[email protected]
Abstract -- This paper proposes selective harmonic current
compensation using a closed-loop repetitive controller. The
controller is based on measuring the line currents. It
performs the compensation of specific harmonics selected by
a DCT (Discrete Cosine Transform) digital filter, which is
self-adjusted to track utility frequency deviations by means
of a Phase Locked Loop (PLL) system. Compared to
conventional solutions, this approach allows full
compensation of selected harmonics, even if the active filter
has limited bandwidth. This method also requires a simpler
algorithm than, e.g., the synchronous frame harmonic
regulators and its complexity is independent of the number
of compensated harmonics. Moreover, it is more appropriate
for DSP implementation and less sensitive to rounding and
quantization errors when finite word length or fixed-point
implementation is required. Simulations and experimental
results confirm the theoretical expectations.
Keywords
–
Active
filters, Discrete Cosine
Transformation, Harmonic compensation, Phase-Locked
Loop, Repetitive control, Selective Filtering.
I. INTRODUCTION
The interest on Active Power Filters (APF) strategies
capable of performing selective harmonic current
compensation has increased in the last few years, especially
for those applications where the harmonics produced by the
loads are slowly varying [1-4]. Essentially, in the absence of
severe dynamic requirements, control accuracy can be
increased since the delay of the current control [6] can be
compensated and instabilities or interactions [7,8] with
possible dynamic components of the load can be reduced.
Moreover, selective harmonic control reduces active filter’s
rating, since the compensation capability is only used to
eliminate the desired harmonic components and could be
used to ensure that individual [5] or total harmonic current
distortion of a specific load does not exceed pre-defined
recommended limits.
This paper proposes a new closed-loop selective harmonic
1
compensation method. It uses the measurement of line
currents and a repetitive-based control technique [10-14] to
Manuscript received October 20, 2003. Revised March 02, 2004.
Recommended by Editor in Chief, Prof. Carlos Alberto Canesin.
Sigmar M. Deckmann1
University of Padova 3
Department of Information Eng. – DEI
Via Gradenigo, 6/B
35131 – Padova – Italy
[email protected]
achieve a very precise reference tracking in the presence of
periodic distortion. In order to achieve compensation of only
the selected frequencies and to provide a leading-phase
needed for improving stability margin, a modified scheme
using DFT (Discrete Fourier Transform) based filters, is
proposed. A PLL system is used to provide frequency
deviation immunity for such digital band-pass filters.
Moreover, it will be shown that this solution has some
properties similar to those obtainable with closed-loop
synchronous-frame regulators [1-4]. However, the proposed
solution provides a more efficient algorithm, whose
complexity is independent on the number of harmonics to be
compensated and it features less sensitivity to rounding and
quantization effects with a structure that suits very well
Digital Signal Processors (DSPs) implementation, even if
limited wordlength or fixed point arithmetic are used.
Simulation and experimental results demonstrate the
outstanding performance of the proposed solution.
II. ACTIVE FILTERS USING REPETITIVE CONTROLLER
The diagram of Fig. 01 describes the proposed selective
compensation method, using a closed loop repetitive-based
structure. Following the scheme, line current references (iS ref)
are first evaluated using a conventional dc-link voltage
regulation and supply voltages vS (filtered by transfer
function F1, if necessary).
iS
Power
Source
iL
Distorting
Loads
vs
vs
iF
fs
PLL
+
iF
iS
F1(s)
iS
X
iSRef
+
i
-
Repetitive
control
i Ref
-
+
-
Current
control
VD C
fs
-
PI
VDCRef
+
Fig. 01 – Diagram of a shunt APF using selective harmonic
compensation based on repetitive control.
29
Then, a repetitive controller is used for precise tracking of
the selected frequencies. The output of this regulator gives
the current references (iref) for the active filter current control,
which can be performed either on the active filter currents
(i=iF) or on the line currents (i=iS). The former case is the
preferable choice, mainly for over-current protection
purposes, while the latter avoids the use of sensors for the
active filter currents iF .
Fig. 02 shows the basic structure of the proposed
repetitive-based controller. The concept of repetitive control
theory [10-14] is originated from the internal model principle
[9,13,14], so that the controlled output tracks a set of
reference inputs without steady-state errors if the model, that
generates these references, is included in the stable closedloop system.
For example, if the system is required to have a zero
steady-state error to sinusoidal input, then the model of the
cosine function (i.e. s (s 2 + ω s2 ) , being ω s the
corresponding angular frequency) should be included in the
plant transfer function. In order to implement a repetitive
control system, a periodical actuating signal must be
generated and a possible digital implementation, which has
already been applied to UPS and PWM converters [10-12], is
shown in Fig. 2a, where N is the number of samples within
one fundamental period. However, the scheme of Fig.2a
usually leads to instability since it amplifies many high-order
harmonics (theoretically up to the Nyquist frequency), while
the system to be controlled has usually a limited bandwidth.
For this reason a careful design of filter GF(s) is needed in
order to ensure stable operation [10].
Selective harmonic compensation presents different
requirements if compared to the scheme of Fig. 2a, which
provides compensation of all harmonic components.
Moreover, leading-phase may allow stable operation and the
compensation of high-order harmonics, even if the active
filter presents limited bandwidth.
In order to ensure selective filtering and an adjustable
leading phase, this paper proposes the use of "moving" or
"running" DFT (Discrete Fourier Transforms) filters with a
window equal to one fundamental period, such as:
F DCT ( z) =
2
N
N −1
 2π
∑  ∑ cos  N
i =0  h∈ N h

h (i + N a )  z − i ,
 
(1)
where Nh is the set of selected harmonic frequencies and Na
the number of leading steps determined by stability analysis.
Indeed, (1) can be seen as a Finite Impulse Response (FIR)
pass-band filter of N taps with unity gain at all selected
harmonics h and it is also called Discrete Cosine Transform
(DCT) filter [15]. One advantage of (1) is that the
compensation of more harmonics does not represent any
increase in the computational comp lexity (only a change on
the filter coefficients without any additional calculation) and
the leading-phase can be tuned at the design stage by
parameter Na . Finally, in order to implement a repetitive
scheme for the selected harmonics, a delay of Na steps is
then needed in the feedback path to recover zero phase-shift
GF(s)
+ +
z -N
(a)
FDFT(z)
iSref-iS
KF
+ +
i
ref
z-Na
(b)
Fig. 02 - (a) General implementation of repetitive-based control;
(b) proposed solution for active filter applications.
of the loop gain ( FDCT ( z ) z −N a ) at the desired frequencies, as
described in Fig. 2b.
III. ANALYSIS OF THE PROPOSED CONTROL
A. Regulator frequency response
Considering the simple case where only three frequencies
have been selected: the fundamental, the 5th and 7th
components, Fig. 03 reports the frequency response of the
DCT filter. It is possible to notice that only at these three
frequency components the gain is almost unity, the small
differences being due to the superposition of spectral
residuals.
Assuming that the transfer function between the current
references iref and the line currents iS is unitary, the Bode
diagram of the open loop gain has been reported in Fig. 4, for
KF=1 and Na=0. As expected, the gain is theoretically infinite
for the selected frequencies ensuring zero steady-state errors
for these components. Moreover, the phase-shift of the open
loop gain is zero, since Na and the phase shift of the
compensated process are zero in such example.
B. Transient response
Parameter KF strongly determines the controller dynamic
response, as it will be outlined in section E. In order to
understand the performance of the proposed controller for
active filter applications, a reference signal iSref was simulated
including the fundamental component (1pu), the 5th and 7th
components, both with 50% amplitude of the fundamental.
The results are reported in Fig. 05, which shows that the
residual error is almost zero after one cycle.
Fig. 03 – DFT frequency response using Nh={1,5,7} and Na =0.
30
PLL*
+
+
PLLerror
-
ω
K I + s.K P
s
1
1 + s.Ts
1
s
θ
v ab
+
X
ua
X
uc
sin(θ )
sin(θ − 240 °)
θ
v cb
Fig. 06 – Generalized Power System PLL Model.
Fig. 04 – Bode diagram of open loop gain using
Nh={1,5,7}, Na =0 and KF=1.
C. Supply frequency tracking based on digital PLL model
Since the proposed repetitive control is based on the
compensation of the DCT frequency selection and
considering that such filter uses a moving window based on
the fundamental period, it is evident that the control is
sensitive to supply frequency variations, as reported in [2].
Even if previous results [2,17] have shown that such
performance is still good for active filter applications, a
Phase-Locked-Loop (PLL) algorithm, that precisely tracks
supply frequency variations is advisable in practical
implementations. Thus, the authors propose the use of a fully
digital PLL, which uses two line voltage measurements (Vab ,
Vcb), as depicted in Fig. 06.
Summarizing, such PLL structure uses a proportionalintegral (PI) controller to track the system angular frequency
(ω =2πf) and a digital integrator to transform the evaluated
angular frequency (ω) into the angular phase function θ = ω t.
The digital PLL model also considers the sampling delay
function, which represents the sampling process (sampling
time Ts). So, the approach is based on using the measured
line voltages as the PLL input signals and two digital
feedback signals (ua and uc). Such internal signals are
synthesized from the final evaluated angular frequency ω or
phase angle (θ=ω.t) and used to calculate the PLL
instantaneous error.
If the PLL reference is set to zero, the PLL tracking system
will force the internal digital signals (and the phase angle) to
be exactly orthogonal to the input voltages. Hence, the PLL
system precisely evaluates the frequency (ω) and phaseangle (θ -90º) information of the input utility voltages. Thus,
the PLL allows adjusting the sampling frequency (fs) to be a
multiple of the supply frequency, so that the number of
samples within a line period is always the same. This
provision ensures that the frequency response of the digital
filter (DCT) is not sensitive to supply frequency variations
and the active filter compensation remains ideally 100%
efficient for the selected harmonic components.
More details about the PLL design methodology and the
digital implementation are discussed in [16]. Results in
Section IV illustrate the PLL tracking performance.
D. Similarity with synchronous frame harmonic control
The recent interest in selective harmonic compensation
has produced several different control strategies [1-5].
However, starting from different points of view, it is roughly
possible to summarize the proposals as a set of band-pass
filters, where each filter realizes the compensation for a
selected harmonic. So, it is possible to analyze the similarities
between the proposed solution and the closed-loop
synchronous frame harmonic control.
Considering a generic regulator, which includes the sum of
pass-band filters, tuned to the selected frequencies:
Rh ( s) =
∑
h∈N h
2 K Ih s
.
s + (hωs )2
2
(2)
The same regulator can also be written as [2]:
Rh ( s) = K F
(a)
(b)
∑ 1− hFh
F
,
h∈N h
where
Fh (s) =
(c)
Fig. 05 – Transient response of the repetitive control structure: (a)
reference iSref, (b) output variable iS, (c) error signal (iSref- iS).
2 ξh hωs s
s + 2ξ h h ωs s + (hωs )
2
2
KF =
K Ih
,
ξ h hωs
(3)
being ξh the arbitrary damping factors for pass-band filter Fh ,
and Nh the set of selected harmonic frequencies. From (2) we
observe that each of the original band-pass filters can be
seen as a unity positive feedback of a band-pass filter Fh
having unity gain and zero phase at the selected frequency h.
Following this straightforward consideration and taking into
account that ξh can be chosen as small as desired, (2) could
be further approximated - only valid around the selected
frequencies - by the following expression:
31
∑
Fh
Fh
h∈Nh
,
Rh ( s) = K F
≈ KF
1−
Fh
h∈ Nh 1 − Fh
∑
∑
(4)
h∈N h
as long as all pass-band filters are very selective (i.e.
Fh1 *Fh2 <<Fh1 , Fh2 ). This is particularly true if we consider
the moving or running DCT filters with a window equal to one
fundamental period, such as:
Fdh ( z ) =
2
N
N −1
 2π
∑ cos N
i= 0

h i z −i ,

(5)
which realizes zero gain at the non-selected frequencies. One
of the major advantages of (5) and approximation (4) is that
the compensation of more harmonics does not add any
increase in the computational complexity since
∑
h∈ Nh
2
Fdh ( z ) =
N
N −1 
 2 π   −i

cos
h i z .

 N
 
i = 0  h∈ N h
∑ ∑
(6)
Therefore, only a change on the coefficients of the FIR
filter is needed for the compensation of more harmonics
without any additional calculation. As a result, only a
positive feedback of (5) is needed to perform an approximated
frequency response of the harmonic control regulator Rh .
This is the control structure proposed in Figs. 01-02, showing
the similarity between the proposed solution and closed-loop
synchronous frame harmonic control. However, this solution
offers some important advantages, since the computational
complexity is independent of the compensated harmonics and
the control algorithm is much less sensitive to quantization
and rounding errors for fixed-point implementation, as verified
experimentally. Finally, the similarity between the proposed
solution and closed-loop synchronous frame harmonic
control can be easily extended introducing the leading steps
Na , which corresponds to a leading angle φ h (at the selected
frequencies) for the pass-band filters.
E. Design criteria
Considering Fig. 02-b, the proposed control design is very
simple, since it requires only the selection of the harmonics to
be compensated, the design of gain KF and the leading steps
Na. Regarding to the parameter KF, the similarities with the
synchronous frame control are used to explain its design.
Indeed, each band-pass filter can be seen as an integrator in
the reference frame rotating at frequency h [2] and thus,
under the assumption of unity transfer function between i
and iS, the integrator gain KIh gain can be chosen
2.2
,
(7)
K Ih =
n ph T S
where (n ph TS ) is the desired response time (evaluated
between 10% and 90% of a step response) for the generic
harmonic h, n ph is number of fundamental periods TS . Then,
following the approximation of the previous section and
using the same integral term KIh for all harmonics, we found
out that KF can be approximated by:
32
KF ≈
K Ih
.
0.32 ω s
(8)
Indeed, using KF=1, we have a response time of 1.1 supply
periods. Finally, parameter Na should be chosen so as to
provide a leading phase, which compensates the delay for the
current control. It has been found experimentally that the
leading of 2-3 sampling periods gives good results, although
this number is directly related to the achievable bandwidth of
the current control. After this preliminary design, a stability
analysis is needed in order to verify that the overall closedloop system has a proper phase margin especially for the
higher harmonic frequencies.
IV. EXPERIMENTAL RESULTS
The proposed solution has been experimentally tested
based on the system of Fig. 1 and the parameters of Table I.
Regarding the digital implementation, due to the lower
complexity and quantization sensitivity of this strategy, the
digital controller has been performed by a single fixed-point
DSP (ADMC401 by Analog Devices). The overall control
algorithm (using PLL and the DCT based on 200 samples)
requires only 55µs using a non-optimized assembly code, so
that the control complexity is perfectly compatible with the
implementation on commercial fixed point µC/DSP units.
The internal current control for the active filter has been
implemented using the active filter currents (i.e i=iF in Fig. 01)
and the same performance is expected in case the internal
current control is implemented using directly the line currents
(i.e. i=iS in Fig. 01).
As far as the VSI current control is concerned, a
proportional-integral (PI) algorithm has been chosen, with a
design bandwidth of 1kHz and 70º phase margin. Regarding
to the dc-link voltage regulation, a PI control has been used
as well, designed with 10Hz bandwidth and 60º phase margin.
The first verification was done on the harmonic
compensation of an uncontrolled rectifier. Using the PI
current control, Fig. 7 shows the phase voltage, source iS and
load iL currents, respectively. The spectra of the load and line
currents are reported in Fig. 08 and Fig. 09, respectively. Note
that there is only a small attenuation of the load harmonics,
mainly due to the delay of the digital current control.
Table I – Power system and control parameters.
DC Link Voltage
Filter Inductor LF
Nominal Switching Frequency
Line voltage (phase-phase)
Nominal Load Power
Selected frequencies (h) - Case 1:
Selected frequencies (h) - Case 2:
Current control definitions
Required response time
(number of line periods)
Leading sampling steps (Na)
Gain KF
450V
4mH
12kHz
220Vrms
5kVA
1 st,3 rd ,5 th,7 th,9 th,11 th,13 th,17 th,19 th
1 st,3 rd ,5 th,7 th,9 th,11 th,13 th,17 th…29th
1 kHz bandwidth, 70º phase margin
1
2
1
It is worth noting that the residual harmonic distortion in
Fig. 08 is not due to inverter saturation since the di/dt
capability of the inverter could be able to perform the required
compensation. In this condition, the evaluated load current
THD is 24.9%, while the source current THD using the PI
control is reduced to 12.3%, which is still significantly high.
As a comparison, we have tested the proposed control in
the same conditions and the results are reported in Figs. 1015.
In Fig. 10 the compensation of all odd harmonics up to the
19th harmonic was imposed and it is possible to note an
improvement in the line current waveforms. Looking at the
spectrum of line currents in this condition, which is reported
in Fig. 11, it is possible to note that all selected frequencies
have been well compensated, as theoretically foreseen. So,
the THD is reduced to 3.2%, which attends most of
international recommendations and standards.
Fig. 07 – Line voltage vS (200V/div), line current iS (10A/div) and
load current iL (10A/div) using conventional PI control.
Fig. 09 - Spectrum of the source currents (10dB/div - 250Hz/div),
using conventional PI control.
load current iL (10A/div) using the selective control (Case 1).
21 th
Fig. 08 - Spectrum of the load currents (10dB/div - 250Hz/div).
using selective control (Case 1).
33
Considering an extended bandwidth, all odd harmonics up
to the 29th harmonic, the results of the selective compensation
are still better, as depicted in Fig. 12 and 13. The THD in such
case is reduced to 1.8%.
Fig. 14 presents the dynamic response of the active filter if
started when the load is running. Note that it takes
approximately three fundamental cycles to completely
compensate the load currents and such delay is mostly due to
the PI regulator in the DC side. Moreover, the settling time
under load variation is less than four fundamental cycles, as
discussed in a previous work [17] and depicted in Fig.15.
Since the PLL system has been used to precisely track the
power system’s frequency and this information is used to the
on line adaptation of the sampling frequency, Fig. 16 shows
the input voltage (lower trace) and its fundamental waveform
(upper trace), which is digitally generated by the PLL, during
a frequency step (continuous trace) from 50Hz to 60Hz. Note
the line period changing from 20ms to 16.66ms (16.8ms due to
the oscilloscope resolution). Such response is strictly
dependent of the input voltage distortion and PLL internal
gains. Such test was carried out using a programmable AC
power source.
Regarding to the harmonic compensation and based on the
comments of section II, it is almost evident that if no filtering
(F1) were used in the measured voltages (v s), the
compensation results will be associated with the utility
voltage’s condition. It means that, if voltage waveforms were
not perfectly sinusoidal, the currents distortion could not be
minimized, even using the proposed repetitive control.
However, in such conditions it is still possible to use an
adaptative band-pass filter (F1) or even the PLL to select just
the voltage’s fundamental component and ensure the ideal
harmonic compensation reference.
The results of this former case will be quite similar to the
sinusoidal source current synthesis discussed in [18], but in
this case using all the advantages of the selective harmonic
compensation method.
load current iL (10A/div) using the selective control (Case 2).
34
31th
using selective control (Case 2).
load current iL (5A/div) during active filter initialization (10ms).
Fig. 15 – Load turn-on using the proposed solution:
line current iS (10A/div) and load current iL (10A/div).
[4]
Fig. 16 – PLL response during a frequency step from 50 to 60Hz.
IV. CONCLUSIONS
This paper proposes a selective harmonic compensation
method using a closed-loop repetitive controller. The
selective compensation reference has been provided using a
modified DCT-based filter and a digital PLL tracking system.
Such approach allows full compensation of selected
frequencies, even if the active filter has limited bandwidth.
Compared to synchronous frame harmonic regulators,
recently proposed for active power filters, this method
requires a simpler algorithm, whose complexity is independent
on the number of compensated harmonics. Furthermore, the
proposed algorithm is less sensitive to rounding and
quantization errors and it suits very well fixed point DSP
implementation.
Experimental results on a 5.5kVA prototype confirm the
theoretical expectations.
ACKNOWLEDGEMENT
Support for this research comes from FAPESP (99/11882-5),
CAPES (BEX2165/01-5) and Analog Devices.
REFERENCES
[1]
[2]
[3]
P.T. Cheng, S. Bhattacharya, D. Divan, "Control of
square-wave inverters in High Power Hybrid Active
Filter Systems" IEEE Transaction on Industry
Applications, Vol. 34, No. 3, pp. 458-472, May/June
1998.
P. Mattavelli, S. Fasolo, "A Closed-loop Selective
Harmonic Compensation for Active Filters" IEEE
Applied Power Electronics Conference Rec., New
Orleans, 2000, pp. 339-346.
M. Sonnenschein, M. Weinhold, “Comparison of TimeDomain and Frequency-Domain Control Scheme for
Shunt Active Filters” European Transaction on Power
Electronics, Vol. 9, No. 1, pp. 5-16, Jan./Feb. 1999.
J. Svensson, R. Ottersten, “Shunt Active Filtering of
Vector Current-Controlled VSC at a Moderate Switching
Frenquency”
IEEE
Transaction
on
Industry
Applications, Vol. 35, No. 5, pp. 1083-1090,
September/October 1999.
[5] G. Casaravilla, A. Salvia, C. Briozzo, E. Watanabe,
“Selective Active Filter Comparison: Shunt or Shunt
Hybrid with Remote Harmonic Distortion Control”, in
Proc. of the 7 th Brazilian Power Electronics Conf
(COBEP03), Fortaleza, Brazil, September 2003, pp. 877884.
[6] S. Buso, L. Malesani, P. Mattavelli, R. Veronese,
"Design and Fully Digital Control of Parallel Active
Filters for Thryristor Rectifiers to Comply with IEC 10003-2" IEEE Transactions on Industry Applications,
Vol.34, No.3, May/June 1998, pp. 508-517.
[7] F.Z. Peng "Harmonic Sources and Filtering
Approaches" IEEE Industry Applications Magazine,
vol. 7, no. 4, July/Aug. 2001, pp. 18-25.
[8] H. Akagi, H. Fujita, K. Wada, "A Shunt Active Filter
Based on Voltage Detection for Harmonic Termination
of a Radial Power Distribution Systems ", IEEE
Transaction on Industry Application, Vol.35, No.3,
1999, pp. 638-645.
[9] S. Fukuda, S. Yoda, “A novel current-tracking method
for active filters based on a sinusoidal internal model”
IEEE Transactions on Industry Applications, Vol. 37,
No.3, pp. 888-895, May-June 2001.
[10] Y.Y. Tzou, R.S. Ou, S.L. Jung, M.Y. Chang, "HighPerformance Programmable AC Power Source with Low
Harmonic Distortion Using DSP-Based Repetitive
Control Technique " IEEE Transaction on Power
Electronics, Vol. 12, No. 4, July 1997, pp.715-725.
[11] K. Zhou, D. Wang, “Digital Repetitive Controlled ThreePhase PWM Rectifier”, " IEEE Transactions on Power
Electronics, Vol.18, No.1, January 2003, pp. 309-316.
[12] C. Rech, H. Pinheiro, H. A. Gründling, H. L. Hey, J. R.
Pinheiro, “Conparison of Digital Control Techniques
with Repetitive Integral Action for Low Cost PWM
Inverters”, IEEE Transaction on Power Electronics,
Vol. 18, No. 1, January 2003, pp. 401-410.
[13] Y.Dote, R.G.Hoft, Intelligent Control – Power
Electronic Systems, Oxford University Press Inc., 1998.
[14] G.C. Goodwin, S.F. Graebe,.M.E. Salgado, Control
System Design, Prentice Hall Inc, 2001.
[15] A. V. Oppenheim, R.W. Schafer, J.R. Buck, DiscreteTime Signal Processing, Prentice Hall Inc, 1999.
[16] S.M. Deckmann, F.P. Marafão, M.S de Pádua, “Single and
Three-Phase Digital PLL Structures based on
Instantaneous Power Theory”, in Proc. of the 7 th
Brazilian Power Electronics Conf (COBEP03),
Fortaleza, Brazil, September 2003, pp. 225-230.
[17] P. Mattavelli, F. P. Marafão, “Selective Active Filters
using
Repetitive
Control
Techniques”, IEEE
International Symposium on Industrial Electronics
Conference. Rec., Italy, ISBN 0-7803-7370-7, 2002.
35
[18] F. P. Marafão, S. M. Deckmann, J. A. Pomilio and R. Q.
Machado, “Selective Disturbance Compensation and
Comparisons of Active Filter Strategies”, IEEE
International Conference on Harmonics and Quality of
Power (ICHQP), ISBN 0-7803-7672-2, 2002.
BIOGRAPHIES
Fernando Pinhabel Marafão was born in José Bonifácio (SP),
Brazil, in 1975. He received the B.S. degree (1998) in Electrical
Engineering from Paulista State University (UNESP), Bauru
(SP) and the Master’s degree (2000) from University of
Campinas, Campinas (SP). Nowadays, he is working on his
Doctoral degree and his current interests are mainly
concerned with digital processing and control for power
electronics applications, active power filters, instantaneous
power definitions and power quality evaluation.
He held in 2002, a visitor student position at the
Department of Information Engineering of the University of
Padova (Italy), working on digital control techniques for
active power filters.
Mr. Marafão is a member of the Brazilian Power Electronics
Society (SOBRAEP), Brazilian Automatic Society (SBA) and
IEEE.
Paolo Mattavelli was born in Milan (Italy) in 1968. He
received his Dr. degree with honors in electrical engineering
from the University of Padova, Italy, in 1992. In 1995 he
received his Ph.D. studies in electrical engineering in the
same university. From 1995 to 2001, he was a researcher at the
University of Padova. In 2001 he joined the Department of
Electrical, Mechanical and Management Engineering
(DIEGM) of the University of Udine, where he has been an
Associate Professor of Electronics since 2002.
He is responsible of the Power Electronics Laboratory of
the DIEGM at the University of Udine, which he founded in
2001.
36
His major field of interest includes analysis, modeling and
control of power converters, digital control techniques for
power electronic circuits, active power filters and power
quality issues.
Dr. Mattavelli is a member of IEEE Power Electronics, IEEE
Industry Applications, IEEE Industrial Electronics Societies
and the Italian Association of Electrical and Electronic
Engineers (AEI). He also serves as an Associate Editor for
IEEE Transactions on Power Electronics.
Simone Buso was born in Padova (Italy), in 1968. He received
the M.S. degree in electronic engineering and the Ph.D.
degree in industrial electronics from the University of Padova,
Italy, in 1992 and 1997 respectively.
He has been with the Power Electronics Laboratory,
University of Padova, since 1993, where he is currently a
researcher in the Department of Information Engineering
(DEI). His main research interests are in the industrial and
power electronics fields and are specifically related to: dc/dc
and ac/dc converters, smart power integrated circuits, digital
control and robust control of power converters, electromagnetic compatibility in switch mode power supplies.
Dr. Buso is a member of the IEEE.
Sigmar Maurer Deckmann was born in Cruz Alta (RS),
Brazil, in 1946. He received his Bachelor (1973), Master (1976)
and Doctoral (1980) degrees in Electric Engineering from the
University of Campinas, Brazil. The main research areas have
been power system analysis, power system dynamics, power
system instrumentation, flicker and harmonic measurement
and power quality analysis. He is a faculty member at the
School of Electric and Computer Engineering of the
University of Campinas since 1974.
He led the Department of Systems and Energy Control
from 1986 to 1988. He also conducted several projects about
flicker, harmonics analysis and digital instrumentation. From
1999 to 2003 he have worked as Vice-director of the faculty.
Dr. Deckmann is a member of IEEE.
IMPLEMENTAÇÃO DE UM MEDIDOR DO CONJUGADO PARA
MOTORES DE INDUÇÃO COM DSP
Fabiano Valias de Carvalho
Luiz Eduardo Borges da Silva, Germano Lambert Torres
Instituto Nacional de Telecomunicações – INATEL
CEP 37540-000, C.P. 03, Santa Rita do Sapucaí - MG
Brasil
Universidade Federal de Itajubá - UNIFEI
CEP 37500-903, C.P. 50, Itajubá – MG
Brasil
João Onofre Pereira Pinto
Bimal K. Bose
Universidade Federal do Mato Grosso do Sul – UFMS
CEP 79070-900, C.P. 549, Campo Grande – MS
Brasil
Resumo – Este trabalho descreve a construção de um
medidor do conjugado eletromagnético de motores de
indução trifásicos a partir das amostras de correntes e de
tensões trifásicas. A estratégia para o cálculo do
conjugado é a síntese do Fluxo do Estator através de
Filtros Passa-Baixas em Cascata Programáveis (PCLPF Programmable Cascaded Low-Pass Filters). A
implementação é feita através de Microprocessador tipo
Digital Signal Processor (DSP). O uso deste tipo de filtro
contorna o problema da integração numérica necessária
ao cálculo do fluxo a partir das amostras de tensão e de
corrente. Na implementação do Filtro Passa-Baixas em
Cascata Programável é utilizada uma Rede Neural
Recorrente (RNN - Recurrent Neural Network) treinada
com um algoritmo baseado em filtro de Kalman. O
resultado desta implementação é um equipamento com
precisão compatível com os medidores de conjugado
baseados em eixos metálicos, com constante elástica
conhecida e strain gauges.
Palavras-Chave – Aplicação de DSP, Estimação de
Conjugado, Filtro de Kalman, Filtro Passa-Baixas em
Cascata Programável, Rede Neural Recorrente.
IMPLEMENTATION OF A TORQUE
METER FOR THREE PHASE INDUCTION
MOTORS USING DSP1
Abstract – This work describe the steps to implement a
torque meter for three phase induction motors, based on
stator voltage and machine current measurement. The
strategy is based on calculation of stator flux synthesis
through Programable Cascaded Low-Pass Filters. The
electromagnetic torque estimation is processed by a DSP
microprocessor in real time. The PCLPF filter outlines
the problem of necessary numeric integration to calculate
the stator flux starting from the samples of stator voltage
and current. The Programmable Cascaded Low-Pass
Segunda Revisão em 17/06/2003. Aceito sob recomendação do Editor Geral
Prof. Carlos Alberto Canesin.
University of Tennessee - UTK
419 Ferris Hall, Knoxville Tennessee 37996
USA
Filter is implemented using Recurrent Neural Network
(RNN-PCLPF) trained by an algorithm based on Kalman
filter. The DSP based implementation of a torque meter
results in an equipment with the same precision when
comparing with torque meters based on torsion of
metallic axes, with known elastic constant and strain
gauges.
Keywords – DSP Application, Kalman Filter,
Programmable Cascaded Low-Pass Filter, Recurrent
Neural Network, Torque Estimation.
NOMENCLATURA
Ψdss e Ψqss
Componentes do fluxo do estator.
vdss e vqss
Componentes da tensão do estator.
idss e iqss
Componentes da corrente do estator.
Rs
Resistência do estator.
Ψ̂s
Fluxo total do estator.
θe
Ângulo elétrico do vetor girante.
ids e iqs
Componentes da corrente de campo girante
Ψds e Ψqs
do estator.
Componentes do fluxo de campo girante do
Te
estator.
Conjugado eletromagnético.
P
Número de pares de polos.
I. INTRODUÇÃO
O conhecimento do valor do conjugado eletromagnético
desenvolvido pelo Motor de Indução Trifásico é importante
na implementação de Controle Vetorial, nos laboratórios de
máquinas elétricas, na especificação de sistemas de
acionamento, bombas, elevadores, etc. Atualmente os
equipamentos que fornecem a medida do conjugado, além de
custo elevado, não possuem a versatilidade necessária para
serem aplicados com facilidade em motores funcionando em
37
qualquer tipo de ambiente industrial. Para solucionar o
problema, este trabalho desenvolve uma metodologia para a
implementação de um estimador do conjugado
eletromagnético de motores de indução trifásicos (MIT) para
as mais diversas aplicações, tanto industriais quanto
didáticas.
O equipamento desenvolvido utiliza como estratégia a
síntese do fluxo do estator através da integração da tensão,
descontada a queda na resistência do estator do MIT. O
problema, bem conhecido na literatura, é que a
implementação numérica de uma integração apresenta
problema de offset DC. Esta dificuldade é contornada através
de um Filtro Passa-Baixas em Cascata Programável
implementado com Redes Neurais Recorrentes [1] e [2]. Os
cálculos envolvidos no processo de estimação do conjugado
são executados por um DSP56002 da Motorola, operando a
40 MHz. Os sinais de tensão e de corrente são medidos por
sensores de efeito Hall e em seguida, os sinais são
digitalizados através de um conversor analógico para digital
(A/D) de 12 bits, ADS7864 da Texas Instruments, com taxa
de conversão de 8kHz.
O equipamento desenvolvido tem um custo menor e
precisão compatível quando comparado com os
equipamentos que usam da tecnologia de torção em eixos
metálicos com constante elástica conhecida, que além de
caros possuem gama de aplicação limitada.
Outra vantagem do processo de estimação do conjugado
em relação aos equipamentos tradicionais é sua capacidade
de acompanhar a dinâmica do conjugado eletromagnético
desenvolvido pelos motores de indução, diferentemente dos
equipamentos tradicionais que apenas apresentam resposta
confiável em regime permanente.
O único parâmetro do motor necessário à implementação
do estimador é a resistência do estator. Esta resistência, uma
vez medida, pode ser facilmente compensada para variações
de temperatura.
Desta forma, o equipamento desenvolvido apresenta uma
boa confiabilidade, aplicação em faixas mais amplas de
potência e possibilidade de aplicação diretamente em
ambientes industriais.
II. ESTRATÉGIA
A. Síntese do Fluxo do Estator
A síntese do fluxo do estator, técnica também utilizada no
Controle Vetorial através da Orientação do Fluxo do estator
[3], calcula os vetores de fluxo de campo estacionário do
estator Ψds e Ψqs , através da integração da tensão aplicada
s
s
s
s
s
no estator ( Vds , Vqs ), retirada a queda de tensão ( Rs ids ,
Rs iqss ) devido a corrente que circula no motor.
s
s
Ψdss = ∫ (vdss − idss Rs )dt [Wb]
Ψqss = ∫ (vqss − iqss Rs )dt [Wb]
(1)
(2)
Uma vez calculado o fluxo nos eixos d e q é possível
calcular o fluxo total do estator dado por:
ˆ = (Ψ s ) 2 + (Ψ s ) 2 [Wb]
Ψ
s
ds
qs
(3)
Para se obter o valor do conjugado eletromagnético
desenvolvido pelo motor, é utilizado o modelo de referência
estacionário. Para isto é necessário o cálculo do valor do
seno e do cosseno do ângulo θ e , que representa o ângulo
elétrico do vetor girante na freqüência aplicada nos terminais
do motor. Estas equações são dadas por:
Ψqss
sen θ e =
ˆ
Ψ
cosθ e =
(4)
s
s
ds
Ψ
ˆ
Ψ
(5)
s
e também,
⎛ Ψqss
θ e = sen ⎜
⎜Ψ
ˆ
⎝ s
−1
⎞
⎟ [rad]
⎟
⎠
(6)
Com estes valores fica possível determinar as correntes de
campo girante do estator ids e iqs e também os fluxos de
campo girante do estator Ψds e Ψqs , pelas equações:
ids = iqss cosθ e − idss sen θ e [A]
(7)
iqs = iqss sen θ e + idss cosθ e [A]
(8)
Ψds = Ψqss cosθ e − Ψdss sen θ e [Wb]
(9)
Ψqs = Ψqss sen θ e + Ψdss cosθ e [Wb]
(10)
Multiplicando-se o fluxo do estator pela corrente do
estator, já representadas no modelo de eixos estacionários, o
conjugado é determinado pela seguinte equação:
Te =
[
]
3P
Ψds iqs − Ψqs ids [Nm]
4
(11)
A Figura 1 ilustra o diagrama em blocos simplificado do
equipamento estimador do conjugado eletromagnético
baseado na síntese do fluxo do estator.
s
Os valores das tensões ( Vds , Vqs ) e das correntes ( ids ,
iqss ), são calculados através da Transformada de Clark,
também denominada de Transformação 3Φ/dq0 , gerando as
denominadas quantidades nos eixos estacionários.
As integrais destas diferenças irão produzir os valores dos
vetores de fluxo desejados.
38
As equações que se seguem são válidas para um sistema
balanceado, neste trabalho é considerada uma alimentação
trifásica balanceada. Se a alimentação é desbalanceada podese utilizar a transformação 1,2,0 ao invés da d,q,0.
B. FiltroPassa-Baixas em Cascata Programável-PCLPF
A implementação da integração numérica, necessária à
síntese do fluxo do estator (equações 1 e 2), apresenta o
problema do
offset DC, principalmente em baixas
freqüências. Uma forma de contornar o problema, proposta
por Bose e al. [3], foi a utilização de Filtros Passa-Baixas em
Cascata.
corrente do motor, no caso do mesmo estar sendo alimentado
por inversores de freqüência.
Fig. 1. Diagrama simplificado do equipamento
C. Implementação do PCLPF com uma Rede Neural
Recorrente
A implementação do PCLPF foi feita através de uma Rede
Neural Recorrente treinada com um algoritmo baseado em
Filtro de Kalman [5]. A grande vantagem desta
implementação está na resposta transitória, quando existem
variações de freqüência ou de tensão [2].
As Redes Neurais Recorrentes são adaptadas, devido ao
uso de atrasos unitários (Z-1) em sua estrutura, à representar o
comportamento de sistemas dinâmicos, e desta forma, o
comportamento dos filtros Passa-Baixas em Cascata
Programáveis. A Figura 3 ilustra a arquitetura da RNN usada
como PCLPF. É importante notar que as características
dinâmicas do filtro são conseguidas através dos atrasos
unitários colocados nas realimentações. Os valores dos pesos
Wij são calculados off-line para cada freqüência específica. A
atividade interna da RNN é representada pelas equações dos
neurônios, no tempo discreto k, descritas pelas equações 14 e
15.
Ψdss (k ) = ∑W ji (k )[Vdss − Rs idss ]
(14)
Ψdss (k ) = ∑W ji (k )[Vdss − Rs idss ]
(15)
Onde Ψds e Ψqs são os fluxos estimados, Vds e Vqs são as
s
s
s
s
s
s
tensões aplicadas no motor e Rs ids e Rs iqs são as quedas de
Fig. 2. Filtro Passa-Baixas em Cascata Programável (PCLPF)
Este circuito, ilustrado na Figura 2, utiliza uma cascata de
dois filtros Passa-Baixas de primeira ordem para obter no
final uma defasagem de 900 e um ganho apropriado, de tal
forma que o resultado final represente o efeito da integração
de uma onda senoidal na freqüência definida. A constante de
tempo (τ) de cada filtro e a compensação em amplitude (G)
são funções não lineares da freqüência, dados pelas equações
(12) e (13).
tensão na resistência do estator do motor.
A simulação da síntese do fluxo, através do filtro PCLPF
implementado com RNN, denominado PCLPF-RNN,
apresenta um erro em torno de 10-3 [4], este erro foi
verificado para um conjugado estático simulado de 80 (Nm),
representando um erro percentual de 0,1%, perfeitamente
aceitável para um medidor de conjugado que possa ter
utilidade real.
τ = (1/ωe ) tg[(1/ n)[tg−1(τh ωe ) + 900 ]]= f (.)ωe [s](12)
G = (1/ωe ) [1+(τ ωe )2 ]n [1+(τh ωe )2 ] = g(.)ωe (13)
Onde:
ωe
n
f(.) e G(.)
τh
Freqüência de 60Hz (usada nos testes).
Número de estágios do filtro.
Funções não lineares de ajuste da fase e do ganho.
Constante de tempo do filtro Passa-Baixas
analógico do hardware.
É importante notar que τ mantém o deslocamento de fase
de cada estágio idêntico para qualquer freqüência escolhida e
G garante que o ganho total do PCLPF produza o ganho ideal
para conseguir o efeito da integração do sinal de tensão
aplicada ao motor, descontada a queda na resistência do
estator. A constante de tempo τh compensa o deslocamento
de fase de um possível filtro analógico que possa vir a ser
inserido no sistema de medição, para filtragem da tensão e da
Fig. 3. Rede Neural Recorrente – RNN
39
III. SIMULAÇÃO DO ESTIMADOR DO CONJUGADO
IV. MONTAGEM DO PROTÓTIPO DO ESTIMADOR
Para a simulação da estratégia desenvolvida foi utilizado o
programa MATLAB/SIMULINK. Para as simulações foi
utilizado um modelo de um MIT alimentado por um sistema
balanceado, ao qual foi aplicado um sinal de conjugado de
carga variável. A simulação ilustra a resposta transitória do
conjugado de carga, do conjugado desenvolvido pelo motor e
do conjugado estimado pelo algoritmo proposto. Pode ser
observado que o conjugado eletromagnético gerado pelo
motor coincide com o conjugado estimado, Figura 4.
A Figura 5 apresenta o diagrama em blocos da
implementação do estimador do conjugado eletromagnético
para motores de indução trifásicos.
O sistema é composto de sensores Hall de tensão e de
corrente, de uma placa de aquisição de dados com o
conversor A/D, de um Microprocessador DSP, de um
conversor D/A e de um computador de interface. Os
sensores Hall de tensão e de corrente captam os sinais
diretamente dos cabos de alimentação do motor, porém antes
de serem disponibilizados para o conversor A/D ADS7864
da Texas Instruments, passam por um circuito condicionador
de sinais para adequá-los às características do conversor.
Uma vez digitalizados os sinais de tensão e de corrente
são apresentados ao microprocessador
DSP56002 da
Motorola para serem efetuados os cálculos representados
pelas equações (1) a (11). Após efetuados os cálculos para a
estimação do conjugado, o resultado é disponibilizado para o
computador de interface e também para um conversor D/A,
para ser visualizado ou memorizado para análise.
TABELA I
Dados do Motor de Indução Simulado
Resistência do Rotor – Rr
Resistência do Estator – Rs
Indutância do Estator – Lls
Indutância do Rotor – Llr
Indutância de Magnetização – Lm
Freqüência
Número de Polos
Momento de Inércia
0,4165 Ω
0,5814 Ω
3,479 mH
4,15 mH
78,25 mH
60 Hz
4
0,1 kg m2
A. Placa de Aquisição de Dados com o ADS7864
A placa de aquisição de dados foi desenvolvida com o
circuito ADS7864 da Texas Instruments, que é um conversor
analógico para digital dual de 12 bits e freqüência de
conversão de até 500kHz, com seis canais de entrada
diferenciais agrupados em três pares para aquisição
simultânea de sinais, em alta velocidade. A Figura 6 ilustra o
diagrama em blocos do conversor A/D ADS7864.
Fig. 4. Simulação da Resposta Transitória
Fig. 5. Diagrama Completo do Sistema
A Figura 7 apresenta a fotografia da placa de aquisição de
dados desenvolvida no projeto. Nesta placa também se
encontram os circuitos de condicionamento de sinais para os
sensores de efeito Hall. Os sensores Hall, de tensão e de
corrente, foram montados em placas separadas com fontes de
alimentação independentes, para facilitar a utilização
próxima ao motor sob teste. Sendo o sistema sem neutro, é
possível utilizar apenas dois pares de sensores e calcular a
outra fase, alterando-se o software para executar este cálculo.
B. Placa do Microprocessador DSP56002
A Figura 8 ilustra o diagrama em blocos do conjunto placa
de aquisição de dados e microprocessador DSP.
A placa do DSP56002 da Motorola é conectada ao PC por
uma porta serial, com uma taxa de transferência de 19200 bps
[6], através da qual é executado o carregamento do programa
principal, desenvolvido em linguagem assembly, e obtido o
valor do conjugado para ser mostrado na tela do monitor.
A Figura 9 apresenta a foto do sistema completo durante o
teste do MIT.
O funcionamento do programa (fluxograma) pode ser
resumido a seguir. Primeiramente é executada a inicialização
do DSP, definindo os níveis de prioridade de interrupção, o
ponteiro de pilha, o valor da contagem para o timer, etc. Em
seguida, o DSP fica aguardando a interrupção gerada pelo
timer.
Fig. 6. Diagrama em Blocos do Conversor A/D ADS7864 da Texas
Instruments
40
Fig. 7. Placa de Aquisição de Dados com Conversor ADS7864
Fig. 9. Sistema Completo: Placa de Aquisição de Dados, DSP e
Caixas de Sensores Hall
Fig. 8. Diagrama em Blocos do Conjunto Conversor A/D,
Microprocessador DSP e Conversor D/A
.
Esta interrupção é gerada a cada 125µs, que equivale a
uma freqüência de amostragem de 8kHz. A cada 125µs o
DSP aciona o ADS7864 para coletar e converter as seis
amostras, da tensão e da corrente (Va, Vb, Vc, Ia, Ib, Ic).
Após receber os valores da conversão A/D, o DSP executa
o restante do fluxograma fazendo a conversão 3Φ/dq0, a
síntese do fluxo através do filtro PCLPF-RNN, o cálculo das
grandezas no referencial estacionário e finalmente o cálculo
do conjugado, retornando para a espera de uma nova
interrupção do timer.
Finalizados os cálculos para a obtenção do conjugado, o
resultado é enviado para um latch, onde uma rotina escrita no
computador de interface, em linguagem DELPHI, faz a
leitura e apresenta o conjugado estimado no monitor.
V. TESTES E RESULTADOS
Para a validação dos resultados foram comparados os
valores calculados pelo estimador do conjugado, com os
valores obtidos com a utilização do equipamento medidor de
conjugado da marca Monitek, cujo principio é baseado na
monitoração da torção em um eixo de metal de constante
elástica conhecida. Esta monitoração é feita através strain
gauges colocados adequadamente ao longo do eixo.
A Figura 10 mostra o sensor do equipamento Monitek
instalado entre o MIT e o gerador DC.
Na bancada de testes um MIT é acoplado à um gerador
de corrente contínua. Aplicando-se variação de carga ao
gerador é obtida a variação do conjugado de carga para o
MIT.
Fig. 10. Sensor do Monitek Acoplado ao Eixo das Máquinas
A variação de carga do gerador é conseguida através de
uma resistência líquida, onde pás imersas em água com
sulfato de cálcio, variam o valor da resistência.
Os dados do motor trifásico utilizado para a comprovação
dos resultados podem ser observados na Tabela II.
TABELA II
Dados do Motor de Indução Utilizado para a
Comprovação dos Resultados
Marca
Tensão Nominal
Ligação
Rotação
Corrente Nominal
Modelo
Número de Série
FS
Ip/In
Potência Nominal
Isolação
Categoria
Res.do Estator
EBERLE
220 V
Triângulo
1765 R.P.M.
26 A
B132 S 4 / ESP
9958 D5
1.0
8,6
10 CV
B
H
0,477 Ω
A resistência do estator foi medida com uma ponte de
Winstone da marca Siemens e o valor encontrado foi de
0,318 Ω. Como a ligação do motor é triângulo, o valor
medido corresponde a uma fase em paralelo com a soma das
outras duas. Portanto o valor da resistência do estator para
cada fase é 3/2 do valor medido (0,477 Ω).
41
Estimador
Monitek
35
Conjugado (Nm)
30
25
20
15
10
5
0
1765
1770
1775
1780
1785
1790
1795
Velocidade (R.P.M.)
Fig. 12. Conjugado estimado e medido versus velocidade
2,5
2
Erro (%)
A Figura 11.a mostra a variação do conjugado em um
intervalo de 10 [s], que cresce abruptamente e depois diminui
gradativamente.
A Figura 11.b mostra a resposta transitória para um
aumento repentino do conjugado. Devido ao processo de
variação da carga da máquina de corrente contínua, através
da inserção ou retirada manual das pás da água, um processo
mecânico lento, não se conseguiu uma variação muito
abrupta do conjugado de carga do MIT.
A Tabela III mostra os valores obtidos pelo estimador de
conjugado implementado neste trabalho, e os valores obtidos
pelo equipamento Monitek do laboratório. As medidas
efetuadas pelo equipamento do laboratório para o MIT a
vazio ou com conjugado muito baixo, apresentam grande
oscilação, devido ao processo de medida com strain gauges,
portanto estes valores não foram considerados na Tabela III.
A Figura 12 mostra a curva dos valores obtidos, para o
sistema estimado e medido, apresentando o conjugado em
função da velocidade.
As oscilações que aparecem em torno do conjugado médio
são devidas ao fato de que as tensões trifásicas da rede não
estavam totalmente balanceadas durante os testes.
1,5
1
0,5
0
0
10
20
30
40
Conjugado Medido (Nm)
Fig. 13. Erro entre o Conjugado Medido e o Estimado
Fig. 11.a. Variação do Conjugado Exigido do MIT
O erro entre o conjugado medido e o conjugado estimado
pode ser observado na Figura 13. O erro máximo não
ultrapassa 2%.
Para o gráfico da Figura 13 foi utilizada a equação:
Erro % =
ConjugadoM edido − ConjugadoE stimado
* 100 %
ConjugadoM edido
VI. CONCLUSÕES
Fig. 11.b. Resposta Transitória
TABELA III
Conjugado Estimado e Conjugado Medido
Monitek [Nm]
11,55
19,12
23,45
28,52
32,45
42
Estimador [Nm]
11,75
18,75
23,8
28,6
32,5
Corrente MIT [A]
15,04
17,25
19,02
21,24
23,1
O desenvolvimento de um medidor do conjugado
eletromagnético de motores de indução trifásicos, utilizando
uma das técnicas de estimação de estados disponibilizadas na
literatura de Controle Vetorial, se mostrou adequada para a
construção de tal equipamento. O uso de filtros PCLPF
construídos através de RNN
e implementados em
microprocessadores do tipo DSP, mostrou sua eficiência
quando comparados os resultados obtidos pela estimação,
com os resultados medidos por um equipamento já bem
conhecido dos laboratórios de pesquisa.
A utilização de DSP torna o processo de estimação em
tempo real, realizável e preciso. O DSP56002 da Motorola
utilizado, operando em 40MHz, leva aproximadamente 68µs
para executar todos os cálculos e produzir a estimação do
conjugado.
A variação da resistência do estator com a temperatura
não teve influência no processo de estimação, pois durante o
ensaio não houve variação da temperatura que pudesse
influenciar os resultados. Uma compensação é possível e
simples de ser implementada [4].
A comparação entre os valores medidos e estimados do
conjugado mostrou que para o motor ensaiado o erro foi
muito baixo, mesmo o motor sendo de pequeno porte.
Ministrou cursos a nível de Graduação na École
Polytechnique de Montréal. Diversas palestras proferidas em
Congressos e Universidades no Brasil, Estados Unidos e
Canadá. Revisor e Presidente de Sessão em diversos
congressos internacionais. Pesquisador do CNPq. Orientou
mais de 30 dissertações de mestrado e teses de doutorado.
Publicou mais de 100 artigos técnicos em revistas e
conferências nacionais e internacionais.
João Onofre Pereira Pinto, nascido a 22 de junho de 1966
em Valparaiso, S.P., Brasil. Engenheiro eletricista pela
Universidade Estadual Paulista, Ilha Solteira, em 1990.
Mestre em engenharia elétrica pela Universidade Federal de
Uberlândia, em 1993, e Ph.D. pela The University of
Tennessee, Knoxville, TN, EUA em 2001. Atualmente é
professor da Universidade Federal do Mato Grosso do Sul,
Campo Grande, onde ocupa o cargo de coordenador do
programa pós-graduação. Pesquisador do CNPq, suas áreas
de interesse incluem processamento de sinais, aplicações de
redes neurais artificiais, lógica nebulosa, algoritmos
genéticos, e wavelets em eletrônica de potência, Técnicas
PWM, controle e acionamento de máquinas elétricas.
[1] B. K. Bose and N. R. Patel, “A Programmable Cascaded
Low-Pass Filter-Based Flux Synthesis for a Stator FluxOriented Vector-Controlled Induction Motor Drive”,
IEEE Trans. Ind. Electron., vol.44, pp.140-143, Feb.
1997.
[2] L. E. B. da Silva, B. K. Bose, and J. O. P. Pinto,“
Recurrent Neural Network Based Implementation of a
Programmable Cascaded Low-Pass Filter Used in Stator
Flux Synthesis of Vector-Controlled Induction Motor
Drive”, IEEE Trans. Ind. Electron., vol. 46, no.3, pp.
662-665, Jun. 1999.
[3] J. O. P. Pinto, B. K. Bose and L. E. B. da Silva, “A
Stator Flux Oriented Vector-Controlled Induction Motor
Drive With Space Vector PWM and Flux Vector
Synthesis by Neural Networks”, IEEE Trans. Ind.
Electron., vol. 37, no.5, pp. 1308-1318, Set/Out. 2001.
[4] F. V. de Carvalho, “Estimador do Comportamento do
Conjugado de Motores de Indução Através de DSP”,
dissertação de mestrado, UNIFEI, Dez. 2002.
[5] G. V. Puskorius and L. A. Feldkamp, “Neurocontrol of
nonlinear dynamic systems with Kalman filter trained
recurrent networks“, IEEE Trans. Neural Networks, vol. 5,
pp. 279-297, Mar. 1994.
[6] “DSP56002 User’s Manual – DSP56002UM”
Motorola
DADOS BIOGRÁFICOS
Fabiano Valias de Carvalho, nascido em 20/06/1969 em
São Gonçalo do Sapucaí - MG é engenheiro eletricista
(1995) pelo Instituto Nacional de Telecomunicações INATEL, mestre em Engenharia Elétrica (2002) pela
Universidade Federal do Itajubá. Atualmente é Professor do
Instituto Nacional de Telecomunicações – INATEL onde é
coordenador do Grupo de Estudos de Engenharia Biomédica.
Suas áreas de interesse são: sistemas de controle eletrônicos
e acionamentos de máquinas elétricas, processamento digital
de sinais (DSP), microcontroladores.
Luiz Eduardo Borges da Silva, nascido em 12/11/1953 em
Passa Quatro MG. Engenheiro Eletricista, formado pela
EFEI, em 1977. Mestre em Engenharia Elétrica pela EFEI,
em 1982. Doutor (Ph.D.) em Engenharia Elétrica pela École
Polytechnique de Montreal, Canadá, em 1988. Atualmente é
Professor Titular da Universidade Federal de Itajubá
(UNIFEI). Professor do Curso de Especialização em
Sistemas Elétricos (CESE - ELETROBRÁS). Pós-Doutorado
em Engenharia Elétrica na University of Tennessee, em
1999. Instrutor da FUPAI. Consultor de diversas
concessionárias de energia elétrica e indústrias brasileiras.
Bimal K. Bose, nascido em setembro de 1932 em Calcutá,
Índia é Engenheiro eletricista, formado pela Calcutá
University , Calcutá, Índia, em 1956. Mestre em engenharia
elétrica pela University of Wisconsin, Madison, EUA, em
1960. Ph.D pela Calcutá University, Calcutá, Índia, em 1966.
Ocupa o cargo de Condra Chair de Excelência em Eletrônica
de Potência no Departamento de Engenharia Elétrica da The
University of Tennessee pelos últimos 15 anos. Antes disso,
foi engenheiro pesquisador no Centro de Pesquisa da General
Electric, Schenectady, NY por 11 anos (1976-1987),
professor associado da Rensselaer Polytechnic Institute,
Troy, NY por 5 anos (1971-1976) e professor na Faculdade
de Engenharia de Bengal por 11 anos (1960-1971).
Especialista em eletrônica de potência e acionamentos de
máquinas, com ênfase em conversores de potência,
acionamentos CA, controle com microcomputadores e DSP,
veículos elétricos e veículo híbridos, aplicações de
inteligência artificial em sistemas de eletrônica de potência.
É autor de mais de 160 artigos e dono 21 patentes. É
autor/editor de 6 livros, tem servido ao IEEE de várias
formas, incluindo: Chairman da IEEE Industrial Electronics
Society (IES) Power Electronics Council, Editor associado
da
IEEE
TRANSACTIONS
ON
INDUSTRIAL
ELECTRONICS, Chairman de eletrônica de potência do
IEEE IECON, Chairman do comitê de conversor de potência
industrial do IEEE Industry Applications Society (IAS),
membro do conselho de redes neurais do IAS entre outros. É
membro do corpo editorial do conselho de PROCEEDINGS
OF THE IEEE desde 1995. Recebeu inúmeras medalhas,
incluindo IEEE Millennium Medal (2000), IEEE Continuing
Education Award (1997), IEEE Lamme Gold Medal (1996),
IEEE Region 3 Outstanding Engineer Award (1994), IEEEIES Eugene Mittelmann Award (pelas conquistas de toda a
vida) (1994), IAS Outstanding Achievement Award (1993),
Calcutta University Mouat Gold Medal (1970), GE Silver
Patent Medal (1986), GE Publication Award (1985), e teve
vários papers premiados.
43
Germano Lambert Torres, nascido 10/07/1959 no Rio de
Janeiro. Engenheiro Eletricista, formado pela EFEI, em
1982. Mestre em Engenharia Elétrica pela EFEI, em 1986.
Doutor (Ph.D.) em Engenharia Elétrica pela École
Polytechnique de Montreal, Canadá, em 1990. Bacharel em
Ciências Econômicas pela Faculdade de Ciências
Econômicas do Sul de Minas, em 1981. Licenciatura Plena
em Matemática pela Faculdade de Filosofia, Ciências e
Letras de Itajubá, em 1981. Professor Titular da
Universidade Federal de Itajubá (UNIFEI). Professor do
Curso de Especialização em Sistemas Elétricos (CESE ELETROBRÁS). Instrutor da FUPAI. Consultor de diversas
concessionárias de energia elétrica, tais como: Eletrobrás,
Furnas, Cemig, Copel, Cesp e Itaipú. Diversos cursos
ministrados nas áreas de Sistemas Elétricos de Potência,
Métodos Numéricos e Inteligência Artificial para
Companhias de Eletricidade e Indústrias Brasileiras e
Canadenses. Professor-Visitante da University of Waterloo
Canadá, 1995-1996. Ministrou cursos a nível de Pós-
44
Graduação na École Polytechnique de Montréal e na
Concordia University, no Canadá. Diversas palestras
proferidas em Congressos e Universidades no Brasil, Estados
Unidos e Canadá. Revisor e Presidente de Sessão em
diversos congressos internacionais como IEEE-PES, IEEEFuzzy Systems, IEEE-EMBS, IEEE-SMC, IEE Proceedings
e Neural Nets Symposium. Atual Pró-Diretor de PósGraduação e Pós-Graduação da UNIFEI. Professor-Tutor do
Programa Especial de Treinamento (PET/IEE/EFEICAPES). Pesquisador 1B do CNPq. Membro da Comissão
do Exame Nacional do Curso de Engenharia Elétrica
(Provão). Presidente do The International Conference on
Intelligent System Application to Power Systems (ISAP),
1999. Presidente do 1° Congresso Brasileiro de Redes
Neurais, 1994. Orientou mais de 40 teses de doutorado e
dissertações de mestrado. Publicou mais de 300 artigos
técnicos em revistas e conferências nacionais e
internacionais.
SISTEMA DE ACIONAMENTO DE MÁQUINAS COM ESTRATÉGIAS DE
CONTROLE TOLERANTE A FALTAS
R.L.A. Ribeiro1,2, C.B. Jacobina1, E.R.C. da Silva1 e A.M.N. Lima1
1
Dep. de Eng. Elétrica - CCT - UFCG - Caixa Postal 10.105
58109-970 Campina Grande, PB - Brasil
Fone: 83 310-1061/1146, Fax: 83 310-1418/1015
2
Dep. de Eng. Elétrica - CT - UFRN
email: {rlucio,jacobina,edison,amnlima}@dee.ufcg.edu.br
Resumo: Este trabalho apresenta a integração completa
dos procedimentos de detecção, isolação e compensação
de faltas, na composição de dois sistemas de acionamento
de máquinas com estratégias de controle tolerante a
faltas. Essas estratégias podem compensar as faltas de
circuito-aberto e de curto-circuito ocorridas nas chaves
de potência do inversor de tensão. A compensação da
condição de falta é obtida através da reconfiguração do
circuito do inversor, utilizando-se chaves auxiliares e
fusíveis semicondutores rápidos. Esses dispositivos são
utilizados para definição do circuito do inversor na
condição de pós-falta. A utilização desses procedimentos
permite a continuidade de operação do inversor após a
isolação da chave com defeito do inversor de tensão. As
estratégias de tolerância a faltas foram validadas através
de resultados experimentais.
Palavras-Chave – Sistemas de Acionamento, Máquinas
Elétricas, Estratégias de Controle Tolerante a Faltas.
FAULT TOLERANT MOTOR DRIVE
SYSTEMS
1
Abstract: This paper shows how to integrate fault
detection, fault identification and fault compensation into
two different types of high performance induction motor
drive systems. These proposed strategies can compensate
the open circuit and short circuit failures occurring in the
converter power devices. The fault compensation is
achieved by reconfiguring the power converter topology
by using isolating and connecting devices. These devices
are used to redefine the post-fault converter topology.
This allows for continuous free operation of the drive
after isolation of the faulty power switches in the
converter. Experimental results demonstrate the validity
of the proposed fault tolerant strategy.
Keywords – Motor Drive Systems, Fault Tolerant
Strategies.
I. INTRODUÇÃO
diferentes tipos de faltas que podem ocorrer nas etapas de
retificação, inversão, ou no módulo de controle. Quando uma
dessas faltas ocorre, a operação do sistema é interrompida
para adoção de procedimentos de manutenção. O custo
dessas paradas pode ser alto, o que justifica, o uso de
estratégias de controle com procedimentos de tolerância a
faltas. Nos últimos anos, vários artigos têm sido publicados
focalizando sistemas de acionamento de máquinas com
estratégias de controle tolerantes a faltas. Esses artigos têm
investigado:
• O efeito das faltas ocorridas nos inversores de
potência e nas máquinas elétricas [1];
• Métodos para o diagnóstico de faltas [2,3,4,5,6,7,8]; e
• Técnicas de compensação [9,3,10,11,12,13].
Esses artigos tratam desses aspectos sem, no entanto,
discutir a integração destas técnicas na composição de um
sistema de acionamento de máquinas com propriedades de
tolerância a faltas. Diferentemente dos artigos publicados,
este trabalho investiga duas estratégias de tolerância a faltas
para duas configurações de inversores de tensão utilizados
em sistemas de acionamento de máquinas. A primeira
configuração é composta por um inversor trifásico com
quatro braços e oito chaves, sendo o quarto braço utilizado
como braço redundante. A segunda é composta por um
inversor trifásico convencional e foi introduzida inicialmente
em [12], com o objetivo de isolar o braço em falta.
Diferentemente desta solução, a estratégia proposta nesse
trabalho, apresenta a completa integração das técnicas de
detecção, isolação e compensação de faltas na composição de
um sistema de acionamento de máquinas tolerante a faltas.
Estas estratégias são ativadas imediatamente após o
diagnóstico da ocorrência de uma falta em uma das chaves
do conversor. A operação do sistema na condição de pósfalta é mantida através da reconfiguração do circuito do
inversor, sem a necessidade de interrupção em seu
funcionamento. Este procedimento permite a continuidade de
funcionamento do equipamento mesmo com a completa
perda de um dos braços do inversor.
II. DESCRIÇÃO DO SISTEMA
As máquinas assíncronas utilizadas nos sistemas de
acionamento de máquinas são normalmente alimentadas por
inversores de tensão. Esses equipamentos são suscetíveis a
Nas Figuras 1.a e 1.c, apresentam-se as duas
configurações dos sistemas de acionamento propostos, na
condição de operação normal. A primeira configuração do
inversor possui quatro braços compostos pelas chaves de
potência q1q1 , q 2 q 2 , q3 q 3 e q 4 q 4 . O quarto braço do
Segunda Revisão em 03/07/2003. Aceito sob recomendação do Editor Geral
Prof. Carlos Alberto Canesin.
inversor, composto pelas chaves q 4 q 4 , é o braço redundante.
A segunda configuração possui três braços compostos pelas
45
chaves q1q1 , q 2 q 2 e q3 q 3 . Em ambas configurações, existem
dois dispositivos de isolação (fusíveis semicondutores
rápidos F j F j , j=1,2,3) em cada braço do inversor e três
dispositivos de conexão trj (SCRs conectados em antiparalelo), aqui representados por triacs. Esses dispositivos
são utilizados para modificar o circuito do inversor após a
isolação de uma falta.
A. Detecção e Identificação da Condição de Falta
O efeito de uma falta de circuito-aberto ou de curtocircuito, verificada em uma ou duas chaves de potência do
mesmo braço do inversor pode ser representado por um erro
nas suas tensões de pólo [8]. Considere-se ∆vj0 como sendo
um desvio na tensão de pólo vj0, devido a ocorrência de uma
falta na chave q j ( q j ). Assim sendo, a tensão de pós-falta do
referido pólo pode ser dada como:
v 'j 0 = v j 0 ± ∆v j 0
C1
q4
tr1
0
K3
q4
q1
q4
C1
C2
K2
K3
q1
C1
tr1
0
0
-∆v30
F2
q2
F3
q3
K2
tr3
C2
q1
F1
K3
is3
is2
is1
q2
q3
F2
F3
(c)
MI
q2
C1
0'
F2
q3
K2
K3
is2
is1
C2
F3
K1
tr3
∆v30
-∆v20
F3
K1
0
0
F1
tr2
0'
∆v20
0
q3
F2
MI
tr2
0
is3
(b)
tr1
0
is2
q2
0
-∆v10
K1
q4
e30
q1
q2
q3
F3
q3
is1
0
0
F3
tr3
e20
0
0
F2
tr2
0'
0
TABELA I
Erros de tensão relativo a faltas ocorridas na chave qj.
e10
q3
F2
q2
tr1
diferentes intervalos de tempo. Com essa tabela é possível
implementar um algoritmo para detecção e identificação da
chave com defeito. A tabela pode ser utilizada ainda, para
detecção e identificação de faltas simultâneas em duas
chaves do mesmo braço. Para tanto basta considerar que o
erro de tensão e j 0 = ∆v j 0 .
∆v10
q2
F1
is3
MI
chave q j ( q j ) podendo ser positivo ou negativo e ocorre em
q1
q2
q3
is2
(a)
aproximado por e j 0 = ± ∆v j 0 . A análise deste erro é
Falta
K2
is1
em que o erro ε d é o erro de discretização introduzido pela
técnica de modulação, que pode ser minimizado com o
aumento da freqüência de chaveamento do inversor. Com
esse procedimento, o erro de tensão e j 0 pode ser
utilizada para identificar a chave (ou as chaves) do inversor
em que a falta ocorreu.
Na Tabela I é apresentada a propagação do desvio de
tensão ∆vj0 nos erros e j 0 . Esse erro é decorrente da perda da
F3
q3
K1
tr3
C2
F2
q2
tr2
0'
(1)
A detecção da ocorrência da falta pode ser determinada a
partir da análise do erro de tensão verificado comparando-se
vj0 com sua respectiva referência v*j0. Este erro pode ser dado
por:
(2)
e j 0 = v *j 0 − v 'j 0 = ± ∆v j 0 + ε d
F1
q1
q2
is3
q3
F2
F3
(d)
MI
Fig. 1 Configurações básicas dos inversores de tensão
utilizados: circuitos (a) e (c) são os circuitos para operação
normal; circuitos (b) e (d) são os respectivos na condição de
pós falta.
46
Na Figura 2 apresenta-se os diagrama de blocos do
sistema de diagnose. Esta figura mostra uma solução
genérica obtida a partir da análise dos erros de tensão
apresentados na Tabela I. A detecção e identificação da
condição de falta pode ser obtida a partir da execução dos
seguintes passos:
1. Medição das tensões vj0;
2. Cálculo dos erros de tensão ej0 a partir da
comparação das medições realizadas no passo 1
com suas respectivas referências;
3. Determinação
de
quando
esses
erros
correspondem ou não a condição de falta. Isto é
implementado pelo detector de histerese
apresentado na Figura 2;
4. Identificação das chaves com defeito e
consequentemente o braço que deve ser isolado,
a partir da utilização da Tabela I. Uma palavra
digital fw gerada nesse passo é utilizada nos
módulos de reconfiguração e compensação.
B. Estratégia de Isolação
Em ambas configurações, o procedimento de isolação,
para uma falta de circuito aberto, consiste da simples
remoção dos sinais de comando das chaves q j q j ,
identificadas pela palavra digital fw pelo etapa de detecção e
identificação. No caso do curto-circuito um esquema
possível de isolação para o sistema da Figura 1.a é
apresentado na Figura 3.a [10]. Neste esquema, a isolação do
pólo do inversor é obtida pelo disparo dos SCRs s j s j , o que
provoca a queima dos fusíveis F j F j . Os capacitores C j C j
auxiliam no desligamento dos SCRs, após a isolação da falta.
Uma alternativa para este esquema de isolação é apresentada
na Figura 3.b. Neste esquema, o disparo da chave
complementar, a que ocorreu o curto-circuito, provoca a
queima dos fusíveis F j F j isolando o braço em falta.
Detector de histerese
vj0*
ej0'
ej0
fw
TABELA
I
vj0
Fig. 2. Diagrama de blocos do sistema de diagnose.
C1
Fj
Cj
Fj
C1
sj
q4
qj
qj
t rj
trj
Kj
0'
qj
0
isj
0'
isj
C2
sj
C2
qj
q4
Cj
Fj
Fj
(a)
(b)
Fig. 3 – Circuitos básicos utilizados no esquema de isolação.
TABELA II
Fusíveis e chaves de potência.
Dispositivos
Tensão Máxima
Corrente Máxima
I2t
IGBT
600 VAC
50 A (Tcase = 25º C)
3800 A2s
Fusíveis
600 VRMS
50 A (RMS)
639 A2s
O único requisito exigido para o correto funcionamento do
esquema proposto, é que a integral do quadrado da corrente
2
2
∫ i t (normalmente representada por i t) dos fusíveis deve
ser menor que o valor de máximo das chaves de potência.
Uma possível seleção dos fusíveis e das chaves de potência é
apresentada na Tabela II.
C. Reconfiguração da Topologia do Inversor
As Figuras 1.b e 1.d correspondem as versões de pós-falta
das Figuras 1.a e 1.c, para a ocorrência de uma falta na chave
q j ou q j . No caso da ocorrência de uma falta de circuito
aberto, após a isolação da condição de falta, o triac
correspondente trj é disparado conectando o ponto Kj ao
ponto 0’.
III. CONTROLE PWM DO INVERSOR
Antes da ocorrência de uma falta no conversor, as larguras
de pulso relativos aos sinais de comando das chaves q1, q2 e
q3 são definidas em termos das tensões de referência v*j,
(j=1,2,3), que pode ser dado por:
τj =
T T *'
+ vj
2 E
(3)
em que:
v *'j = v *j + vh
(4)
e vh é a componente de tensão de seqüência nula determinada
como definido em [14,15].
Este tipo de modulação é uma abordagem escalar e vh
pode ser escolhida para otimizar a utilização do barramento
CC, assim como o conteúdo harmônico das tensões
sintetizadas pelo inversor.
Se o sistema de acionamento for construído com base na
configuração da Figura 1.a, o circuito de pós-falta do
inversor permanece o mesmo, como mostrado na Figura 1.b.
Neste caso, o braço com defeito é substituído pelo braço
redundante, ou seja, τ4 = τj.
Se o sistema de acionamento emprega a segunda
configuração (Figura 1.c), a topologia do inversor na
condição de pós-falta é reduzida àquela de um inversor
trifásico a quatro chaves (Figura 1.d). Nesta condição de
operação, uma das fases da máquina é conectada ao ponto
central do barramento CC. Para permitir a continuidade de
funcionamento, a técnica de modulação deve ser modificada
para se adequar ao circuito de pós-falta do inversor. Por
exemplo, admita-se a ocorrência de uma falta na chave q1.
Neste caso, o braço 1 do inversor ( q1q1 ) é isolado e o triac tr1
é disparado, resultando em v1*’= 0. Assim, para preservar o
funcionamento do sistema nesta condição de operação, as
tensões de referência devem ser redefinidas como:
(5)
vs*'2 = vs*2 − vs*1
vs*'3 = vs*3 − vs*1
(6)
47
vj0*
vj0
vs*'1 = vs*1 − vs*3
v =v −v
*'
s2
+
-
Diagnose
modo normal
Reconfiguração
&
Compensação
vjn*
(10)
A compensação da condição de pós-falta é efetivada
através da execução dos seguintes passos:
1. Remoção do comando da chave complementar
q j identificada pela palavra digital fw gerada pelo
vjn*
PWM
3-fases
(9)
IV. ESTRATÉGIA DE COMPENSAÇÃO PARA A
CONDIÇÃO DE PÓS-FALTA
PWM
3-fases
'
*
s3
A definição das larguras de pulso determinadas, pelas
tensões de referência modificadas (5)-(6), (7)-(8) e (9)-(10),
podem ser calculadas utilizando-se a mesma técnica de
modulação PWM dada por (3).
ε j0
modo em falta
*
s2
ITSC
módulo de diagnose;
Disparo do triac trj do braço em falta, conectando
o ponto Kj ao ponto 0’; e
3. Cálculo das larguras de pulso das chaves
remanescentes no circuito de pós-falta do
inversor.
A execução desses procedimentos deve ser realizada
imediatamente para evitar a ocorrência de faltas secundarias.
Os diagramas de blocos das estratégias de reconfiguração
e compensação propostas para ambos os esquemas são
apresentados nas Figuras 4 e 5. No diagrama da Figura 4, o
bloco ITSCR corresponde ao circuito do inversor cujo braço
em falta foi substituído pelo redundante. Na Figura 5, o
bloco ITQC refere-se ao inversor trifásico, composto pelos
dois braços remanescentes após a isolação do braço em falta.
2.
ITSCR
MI
Fig. 4. Diagrama de blocos da estratégia de reconfiguração e
compensação da Figura 1.a.
vj0*
vj0
+
-
ε j0
V. ESTUDO COMPARATIVO DAS ESTRATÉGIAS DE
COMPENSAÇÃO PROPOSTAS
Diagnose
modo em falta
modo normal
Reconfiguração
&
Compensação
vjn*
PWM
3-fases
'
vjn*
PWM
2-fases
ITSC
ITQC
MI
Fig. 5. Diagrama de blocos da estratégia de reconfiguração e
compensação da Figura 1.c.
Para o caso em que o braço 2 do inversor q 2 q 2 é isolado,
as tensões de referências são dadas por:
(7)
vs*'1 = vs*1 − vs*2
vs*'3 = vs*3 − vs*2
(8)
Similarmente, quando o braço 3 do inversor q3 q 3 é
isolado, as tensões de referências são:
48
A comparação das duas estratégias de compensação
propostas pode ser resumida nas Tabelas III e IV. Na Tabela
III, apresenta-se os valores máximos de tensão e de corrente
para as configurações da Figura 1.a e da Figura 1.c, nas
mesmas condições de operação. Nesta tabela são fornecidas a
tensão do barramento CC (E) e as amplitudes da componente
fundamental da tensão de fase (Vm), da corrente de fase (Im),
e da corrente CA dos capacitores do barramento CC (Iac). E,
Vm, Im e Iac são normalizadas em relação às amplitudes de
tensão ou de corrente da máquina trifásica, alimentada por
um inversor trifásico a seis chaves.
O circuito do inversor da Figura 1.a possui um braço
adicional, que indica um aumento de custo de construção, em
comparação à topologia da Figura 1.c. Todavia, as chaves de
potência utilizadas na segunda configuração devem suportar
uma tensão duas vezes maior de que no primeiro esquema.
Este fato também implica em aumento de custos. Outra
desvantagem da segunda configuração refere-se à circulação
de correntes CA através dos capacitores do barramento CC,
na condição de pós-falta. Porém, a operação do sistema
nestas condições deve ser limitada a pequenos intervalos de
tempo, necessários a execução do procedimento de
manutenção.
Na Tabela III apresenta-se o aumento dos custos de
implementação, decorrentes da utilização de componentes
extras nos dois esquemas propostos. Os custos das chaves de
potência são normalizados, considerando-se um sistema de
acionamento convencional para 600V e 50A.
TABELA III
Tensões e correntes normalizadas para
as estratégias propostas.
E
Vm
Im
Iac
Fig. 1.a
1
1
1
0
Nas Figuras 8 e 9, apresentam-se os resultados
equivalentes, utilizando-se o esquema de controle de corrente
em malha fechada. A corrente da máquina é controlada por
reguladores PI de corrente síncrono, emulados no referencial
estacionário [16].
Fig. 1.c
2
1
1
½
TABELA IV
Aumento de custo das duas estratégias de
compensação propostas.
Estratégias
Fig. 1(a)
Fig. 1(b)
IGBTs
33,33%
11,3%
Triacs
10,7%
10,7%
Fusíveis
6,1%
6,1%
Total
50,13%
28,1%
A configuração da Figura 1.a apresenta um aumento de
custo de 50,13% em relação a estrutura padrão. Este aumento
pode ser justificado pelo nível de confiabilidade introduzido
no sistema de acionamento. O aumento de custo da Figura
1.c (16,8%) é menor que o da solução anterior. Todavia, o
uso deste esquema na condição de pós-falta é limitado a
curtos intervalos de tempo.
Os resultados experimentais para ambas as estruturas
foram obtidos através de um protótipo de um sistema de
acionamento de máquinas. O controle desse protótipo é
realizado por um micromputador Pentium II-266MHz
equipado com uma placa de expansão dedicada compostas
por conversores A/D, temporizadores programáveis e
interfaces I/O. Nessa estrutura, o circuito do inversor pode
ser configurado como o sistema da Figura 1.a ou da Figura
1.c. A geração dos sinais de comando do inversor, aquisição
de dados, diagnóstico e compensação de faltas são
implementados por software. As condições de falta são
geradas artificialmente por chaves auxiliares. A taxa de
amostragem do sistema de controle e da geração da técnica
de modulação PWM é de T = 100µs. Na detecção dos erros
de tensão utiliza-se um filtro passa-baixa com freqüência de
corte fc = 2,5kHz. Na simulação das faltas de curto-circuito, a
proteção existente nos circuitos de comando dos IGBTs foi
desabilitada.
Os gráficos das Figuras. 6 e 7 apresentam os resultados
experimentais das correntes de fase da máquina assíncrona,
durante a ocorrência de uma falta na chave q3 e demonstram
o efeito da sua compensação para os sistemas das Figuras 1.a
e 1.c, respectivamente. A máquina é controlada segundo um
esquema Volts x Hertz. A condição de falta é introduzida no
instante t0 = 0,03s e sua compensação é implementada em
tc = 0,037s. O retardo introduzido para inicialização da
estratégia de compensação, permite uma melhor visualização
do efeito da falta. Além disso, previne a compensação de
faltas intermitentes. Após a compensação das faltas
ocorridas, as correntes da máquina retornam para as mesmas
amplitudes do estado de operação normal.
Fig. 6. Resultados experimentais para a configuração da Figura 1.a
com controle de tensão Volts x Hertz.
Os gráficos da Figuras 8 e 9 mostram as correntes de fase
is1, is2 e is3 sobrepostas às suas respectivas referências i*s1, i*s2
e i*s3. A condição de falta é introduzida em t0=0,03s e sua
compensação é implementada em tc=0,037s. Nestas figuras,
observa-se que a corrente de fase leva 0,007s para convergir
para sua respectiva referência. Em todos os resultados,
observa-se que, durante o intervalo entre a ocorrência de falta
e a sua compensação, as formas de onda das correntes de
fase divergem de suas referências. Este efeito decorre das
não–linearidades introduzidas no inversor pela condição de
falta. Após a compensação da falta, essas divergências são
eliminadas (t >0,05s).
49
falta pelo braço redundante. Na segunda configuração, o
braço em falta é isolado e os triacs são utilizados para
conectar a respectiva fase da máquina ao ponto intermediário
do barramento CC.
s3
s3
*
s3
s2
s2
*
s2
s1
*
s1
s1
Os resultados demonstram que ambos os esquemas
apresentam desempenho semelhantes.
Fig. 7. Resultados experimentais para a configuração da Figura 1.c
com controle de tensão Volts x Hertz.
VII. CONCLUSÕES
Este artigo demonstrou que é possível integrar as
estratégias de detecção, identificação e compensação de
faltas na composição de dois sistemas de acionamento de
máquinas de alto desempenho.
Em ambos casos, essa integração permite a continuidade
de funcionamento dos sistemas, mesmo com a perda
completa de um dos braços do inversor. A compensação da
condição de falta é obtida a partir da reconfiguração do
circuito do inversor de tensão.
Neste procedimento são utilizados triacs e fusíveis
rápidos, como mostrados nas Figuras 1.a e 1.c. Na primeira
configuração, em que é utilizado um braço redundante, os
triacs são utilizados para substituír o braço em que ocorreu a
50
Fig. 8. Resultados experimentais para a configuração da Figura 1.a
com controle de corrente.
Este trabalho demonstrou também que: comparando-se as
duas configurações, que o sistema da Figura 1.c não
necessita da redundância de um braço, mais demanda uma
amplitude de tensão maior para o barramento CC, para
sintetizar as mesmas tensões de fase da máquina. Além disso,
a sua utilização resulta na circulação de correntes CA nos
capacitores do barramento CC.
Por outro lado, o uso da configuração da Figura 1.a,
aumenta os custos de implementação, mas permite que o
sistema funcione por períodos mais longos. O critério de
escolha, entre os dois sistemas propostos, depende do tipo de
aplicação do sistema.
Os resultados experimentais demonstraram a eficiência
das estratégias propostas no aumento da confiabilidade de
dois tipos de acionamento de máquinas, quando possibilitase a continuidade de funcionamento do sistema, mesmo após
a ocorrência de uma falta no inversor de tensão.
*
s1
s1
*
s2
s2
*
s3
s3
Fig. 9. Resultados experimentais para a configuração da Figura 1.c
com controle de corrente.
REFERÊNCIAS BIBLIOGÁFICAS
[1] D. Kastha e B.K. Bose, “Investigation of fault modes of
voltage-fed inverter system for induction motor drive”,
IEEE Trans. on Ind. Applicat., vol. 30, no. 4, pp. 10281038, July/August 1994.
[2] K. Debebe, V. Rajagopalan, T.S. Sankar, “Expert
systems for fault diagnosis of vsi fed ac drives.”, in
Conf. Rec. IEEE-IAS Annu. Meeting., pp. 368-373, 1991.
[3] R. Spee e A. K. Wallace, “Remedial strategies for
brushless dc drive failures”, IEEE Trans. on Ind.
Applicat., vol. 26, no. 2, pp. 259-266, March/April,
1990.
[4] F. Blaabjerg, J.K. Pedersen, U. Jaeger, P. Thoegersen,
“Single current sensor technique in the dc link of threephase pwm-vs inverters: A review and a novel
solution.”, IEEE Trans. on Ind. Applicat., vol. 33, no. 5,
pp. 1241-1253, September/October, 1997.
[5] L. Ran, K.S. Smith, J. Penman, “Real-time detection of
intermitent misfiring in a voltage-fed pwm inverter
induction-motor drive.”, IEEE Trans. on Ind. Applicat.,
vol. 44, no. 4, pp. 468-476, August 1997.
[6] R. Peuget, S. Courtine, J.P. Rognon, “Fault detection
and isolation on a pwm inverter by knowledge-based
model.”, IEEE Trans. on Ind. Aplicat., vo. 34, no. 6, pp.
1318-1326, November/December 1998.
[7] A.M.S. Mendes, A.J. Marques., “Voltage source inverter
fault diagnosis in variable speed ac drives, by the
average current park's vector approach.”, in Conf. Rec.
IEEE-IMDC, pp. 704-706, 1999.
[8] R.L.A. Ribeiro, C.B. Jacobina, E.R.C. da Silva, A.M.N.
Lima, “Fault Detection of Open-Switch Damage in
Voltage-Fed PWM Motor Drive System”, IEEE Trans.
on Power Electron., vol. 18, no. 2, pp. 587-593, March,
2003.
[9] T.M. Janhs, “Improved reliability in solid-state ac drives
by means of multiple independent phase-drive units.”,
IEEE Trans. on Ind. Applicat., vol. IA-16, no. 3, pp.
321-331, May/June 1980.
[10] T.H. Liu, J.R. Fu, T.A. Lipo., “A strategy for improving
reliability of field-oriented controlled induction motor
drives.”, IEEE Trans. on Ind. Applicat., vol. 29, no. 5,
pp. 910-918, September/October 1993.
[11] D. Kastha, B. K. Bose, “On-line search based pulsating
torque compensation of a fault mode single-phase
variable frequency induction motor drive”, IEEE Trans.
on Ind. Applicat., vol. 31, no. 4, pp. 802-811,
July/August 1995.
[12] Jen-Ren Fu, T.A. Lipo, “A strategy to isolate the
switching device fault of a current regulated motor
drive.”, in Conf. Rec. IEEE-IAS Annu. Meeting, pp.
1015-1020, 1993.
[13] S. Bolognani, M. Zordan, M. Zigliotto., “Experimental
fault-tolerant control of pmsm drive.”, IEEE Trans. on
Ind. Electron., vol. 47, no. 5, pp. 1134-1141, October
2000.
[14] J. W. Kolar, H. Ertl, F. C. Zach, “Influence of the
modulation method on the conduction and switching
losses of a pwm converter system.”, IEEE Trans. on Ind.
Applicat., vol. 27, no. 6, pp. 1063-1075,
November/December 1991.
[15] C.B. Jacobina, A.M.N. Lima, E.R.C. da Silva, “Pwm
space vector based in digital scalar modulation.”, in
Conf. Rec. IEEE-PESC Annu. Meeting, pp. 606-611,
1997.
[16] T. M. Rowan, R. J. Kerkman, “A new synchronous
current regulator and an analysis of a current-regulated
pwm inverter”, IEEE Trans. on Ind. Applicat., vol. 35,
no. 5, pp. 52-61, January/February 1986.
DADOS BIOGRÁFICOS
Ricardo L. A. Ribeiro, nascido em 1961 em Campina
Grande, Paraíba, é engenheiro eletricista (1990),
mestre(1992) e doutor em Engenharia Elétrica (2003) pela
Universidade Federal de Campina Grande. Desde 2004 é
professor do DEE/UFRN. Suas áreas de interesse são:
Máquinas Elétricas, Eletrônica de Potência e Acionamento
de Máquinas Elétricas.
51
Cursino B. Jacobina, nascido em 1955 em Correntes,
Pernambuco, é engenheiro eletricista (1978) pela
Universidade Federal da Paraíba, mestre (1980) e doutor
(1983) em Engenharia Elétrica pelo Institut National
Polytechnique de Toulouse, Toulouse, France. De 1978 até
março de 2002 foi professor do Departamento de Engenharia
Elétrica da Universidade Federal da Paraíba. Desde abril de
2002 é professor do Departamento de Engenharia Elétrica da
Universidade Federal de Campina Grande. Suas áreas de
interesse são: Eletrônica de Potência, Acionamento de
Máquinas Elétricas, Sistemas de Controle e Identificação de
Sistemas.
Antônio Marcus N. Lima, nascido em 1958 em Recife,
Pernambuco, é engenheiro eletricista (1982), mestre (1985)
em Engenharia Elétrica pela Universidade Federal da Paraíba
e doutor (1989) pelo Institut National Polytechnique de
Toulouse, Toulouse, France. De 1983 até março de 2002 foi
professor do Departamento de Engenharia Elétrica da
52
Universidade Federal da Paraíba. Desde abril de 2002 é
professor do Departamento de Engenharia Elétrica da
Universidade Federal de Campina Grande. Suas áreas de
interesse incluem Eletrônica de Potência, Acionamento de
Máquinas Elétricas, Sistemas de Controle, Instrumentação
Eletrônica e Identificação de Sistemas.
Edison Roberto C. da Silva, nascido em 1942 em Pelotas,
Rio Grande do Sul, é engenheiro eletricista (1965) pela
Escola Politécnica de Pernambuco, mestre (1968) em
Engenharia Elétrica pela Universidade do Rio de Janeiro e
doutor (1972) pela Université Paul Sabatier, Toulouse,
France. De 1967 até março de 2002 foi professor do
Departamento de Engenharia Elétrica da Universidade
Federal da Paraíba. Desde abril de 2002 é professor do
Departamento de Engenharia Elétrica da Universidade
Federal de Campina Grande. Suas áreas de interesse incluem
Eletrônica de Potência e Acionamento de Máquinas
Elétricas.
PROJETO DO REATOR ELETRÔNICO AUTO-OSCILANTE
Álysson R. Seidel
Fábio E. Bisogno
Rafael K. Pavão
Ricardo N. do Prado
NUPEDEE - PPGEE - GEDRE - UFSM
97105-900 Santa Maria – RS
Brasil
Resumo - Neste artigo é apresentada a análise e o
projeto do circuito de comando auto-oscilante empregado
em reatores eletrônicos. O reator eletrônico autooscilante é representado por um sistema de controle do
tipo relé. Para análise e projeto, são utilizados o método
da função descritiva e o critério estendido de estabilidade
de Nyquist, dos quais obtêm-se as equações de projeto do
mesmo. Resultados de simulação e experimentais para
um reator eletrônico de 40 W são apresentados para
demonstrar sua performance e validar a análise feita.
Palavras-Chave – Reator Eletrônico com Comando
Auto-oscilante, Análise e Projeto.
DESIGN OF SELF-OSCILLATING
ELECTRONIC BALLAST
Abstract – This paper presents a design methodology
and analysis of the self-oscillating driver circuit for
electronic ballasts. The self-oscillating electronic ballast is
represented as relay control system. Through this
representation the describing function method and
extended Nyquist stability criterion can be used to
determine the gate drive circuit parameters. Through
these techniques design equations are derived.
Experimental and simulation results from one 40 W
electronic ballast are presented to demonstrate the
performance and validate the analysis carried out.
1
Keywords - Self-oscillating Electronic Ballast, Analysis
and Design.
I. INTRODUÇÃO
Atualmente, parcela considerável da energia elétrica
produzida mundialmente é consumida na forma de
iluminação artificial e qualquer aumento na eficiência dos
sistemas de iluminação é desejável. Um meio de reduzir o
consumo de energia elétrica é a utilização de reatores
eletrônicos em alta freqüência para lâmpadas fluorescentes.
Além da significativa redução da energia consumida, os
reatores eletrônicos apresentam vantagens sobre os reatores
eletromagnéticos tradicionais, como: maior eficiência, menor
peso, menor volume, ausência de cintilação e de ruído
audível [1] e [2].
Aliado a isso, os reatores eletrônicos com circuito de
comando auto-oscilante têm outras vantagens, como:
simplicidade, confiabilidade e baixo custo.
A estrutura do reator eletrônico auto-oscilante é bastante
simples; no entanto, seu projeto pode se tornar um tanto
quanto complexo. Para a solucionar esse problema, existem
métodos que podem ser adequadamente utilizados. Entre
eles, cita-se: métodos no domínio da freqüência, como
Tsypkin e função descritiva [3]-[5] e um método no domínio
do tempo, como Hammel [6].
Neste trabalho, será utilizado o método da função
descritiva, devido ao filtro ressonante apresentar
características de filtro passa baixa. Essa característica
possibilita considerar somente a componente fundamental,
tornando a análise mais simples sem comprometer os
resultados. Além disso, a estabilidade deve ser avaliada para
verificar a existência de uma oscilação auto-sustentada. Para
isso será adotado o critério de estabilidade estendido de
Nyquist [4].
Com essa análise torna-se possível esclarecer o
funcionamento do reator eletrônico auto-oscilante (REAO) e
encontrar equações de projeto que definam os parâmetros do
circuito de comando do mesmo.
Este artigo é organizado da seguinte forma: na seção II
será apresentada uma análise qualitativa do REAO; na seção
III será apresentado o equacionamento para determinação do
projeto do REAO; na seção IV será mostrado o procedimento
de projeto para o mesmo; e nas seções V e VI serão
apresentados os resultados de simulação e experimentais,
respectivamente. Na seção VII discussões finais a respeito do
projeto realizado serão apresentadas.
II. ANÁLISE DO REATOR ELETRÔNICO AUTOOSCILANTE
Nesta seção é apresentada uma breve análise do princípio
de funcionamento do reator eletrônico auto-oscilante
(REAO). A partir dessa análise, o REAO é representado por
um sistema de controle do tipo relé. Assim, um procedimento
de projeto pode ser desenvolvido envolvendo a representação
do REAO por diagrama de blocos e sua análise utilizando
ferramentas de controle.
A. Funcionamento do Reator Eletrônico Auto-Oscilante
O diagrama esquemático do REAO é mostrado na Fig. 1,
sendo formado por: uma ponte retificadora (diodos D1-D4),
capacitor de barramento CB; circuito de partida formado por
RQ, CQ , RM, D5 e diac; filtro ressonante LCC; lâmpada
fluorescente; transformador de corrente TC conectado em
série com o filtro LCC e seu secundário conectado com
polaridade complementar nos terminais gate-source dos
mosfets S1, S2 e em paralelo com os diodos zener DZ1-DZ4.
53
Fig. 1. Reator eletrônico half-bridge com circuito de comando autooscilante
Assumindo que as condições necessárias para autooscilação (Seção III.B) são satisfeitas, o princípio de
operação do REAO pode ser descrito a partir do circuito da
Fig.1. Quando o circuito é energizado, o capacitor CQ é
carregado através de RQ. Quando CQ atinge a tensão de
avalanche do diac, esse conduz, aplicando uma tensão
positiva no gate de S2. Com a condução de S2, haverá a
realimentação da corrente do filtro ressonante LCC por meio
do transformador de corrente TC que comandará os Mosfets
S1, S2, conforme será descrito detalhadamente em II.B.
Iniciada a operação, toda carga de CQ é descarregada por D5
evitando que o Diac entre em condução novamente,
mantendo-se assim a operação estável.
B. Análise do REAO como um Sistema de Controle
A Fig. 2 mostra um diagrama representativo do REAO
com cada seção do reator representada separadamente para
facilitar sua análise. O filtro ressonante é representado pelo
bloco (a), considerando todos elementos lineares, inclusive a
lâmpada fluorescente, representada por R.
O circuito de comando é representado pelo circuito
mostrado no bloco (b) formado por três elementos principais.
Primeiramente, representa-se a corrente ressonante refletida
para o secundário do TC (lado do comando) por uma fonte
de corrente senoidal, iS e a indutância magnetizante do TC,
Lm. Por último, considera-se que a tensão sobre os diodos
zener é constante e muda de polaridade a cada ciclo.
Fig. 2. Diagrama representativo do reator eletrônico auto-oscilante
54
Fig. 3. Principais formas de onda do circuito de comando autooscilante
Fig. 4. Diagrama de blocos do reator eletrônico auto-oscilante
As relações de corrente desse circuito definem a troca de
polaridade da tensão dos diodos zener, e conseqüentemente,
dos interruptores (S1 e S2) mostrado em (c). As formas de
onda que definem isso são representadas na Fig. 3. Pelo
somatório das correntes no nó 1 do circuito mostrado na Fig.
2 (bloco (b)) e através da representação destas formas de
onda na Fig. 3, visualiza-se a troca de polaridade da tensão
zener que ocorre nos tempos t1, t2 e t3, nos instantes em que
a corrente iM iguala-se a corrente is e, assim, a corrente iZ
passa por zero mudando sua polaridade. Pela análise,
conclui-se que Lm e VZ possuem um impacto direto na
freqüência em que ocorrerá a auto-oscilação.
Como a tensão VZ é escolhida em função da tensão gatesource necessária para comandar o Mosfet, um procedimento
de projeto pode ser desenvolvido para se obter a indutância
magnetizante Lm para a freqüência especificada no projeto.
O conversor half-bridge e a fonte de tensão de entrada
podem ser representados através do relé tipo liga-desliga,
mostrado na Fig. 2 (bloco (d)), relacionando a corrente zener
iZ e a tensão gate-source (zener) de saída VZ.
Na Fig. 4, é mostrado o diagrama de blocos do REAO
como um sistema de controle a partir do esquema da Fig. 2.
Para obter esse diagrama de blocos, as capacitâncias
intrínsecas dos Mosfets (S1; S2) e seus tempos de comutação
são desprezados e a tensão de entrada é considerada
constante.
Fig. 5. Diagrama de blocos reduzido
Fig. 6. Resposta em freqüência da corrente do indutor ressonante
em relação à tensão de entrada Vab
Definem-se, a seguir, os elementos que constituem o
diagrama de blocos da Fig. 4. O filtro ressonante pode ser
representado por uma função de transferência GF(s) que
relaciona a corrente ressonante IL e a tensão aplicada ao filtro
Vab,
1
s2 + a s
(1)
GF (s) =
L s3 + a s2 + b s + c
sendo
⎛ 1
1 ⎞
1
1
⎟ c=
+
b=⎜
a=
⎜
⎟
C
L
C
L
RC
R⋅ C P
P ⎠,
⎝ S
P C S L e a indutância
,
magnetizante é representada pela função de transferência da
corrente magnetizante IM pela tensão gate-source VZ por
1
(2)
GM ( s ) =
.
Lm s
Assim, pode-se reduzir o diagrama de blocos da Fig.4 na
forma da Fig. 5, resultando em
G (s) = (GM ( s ) − KG F ( s ) ⋅ n),
(3)
em que: K =
E
2VZ
e n =nP/nS , onde nP e nS são o número
de espiras do primário e secundário do TC.
O elemento não linear (relé liga-desliga), mostrado no
diagrama de blocos da Fig.4, é parte determinante no projeto,
desde que as harmônicas de ordem superiores geradas por
este sejam atenuadas, sendo assim a aproximação
fundamental válida.
O REAO é composto de um filtro ressonante, cuja
resposta em freqüência é de um filtro passa baixa, como é
mostrado na Fig.6.
Assim, a freqüência de comutação em que o REAO irá
oscilar pode ser investigada usando o método da função
descritiva e o critério estendido de estabilidade de Nyquist.
Se uma freqüência de auto-oscilação existe, sua freqüência
pode ser determinada utilizando a equação característica do
sistema da Fig.5.
1 + NG (s) = 0
(4)
re arranjando (4), tem-se
1
G( s) = −
(5)
N
Se (5) for satisfeita, então a interseção de G(s) e –1/N
pode fornecer informações de um ponto de equilíbrio com
freqüência de oscilação auto-sustentada.
Para isso, torna-se necessário definir a função descritiva
do relé liga-desliga mostrado na Fig. 7(a), utilizando as
formas de onda do circuito de comando auto-oscilante
mostradas na Fig. 7(b), que são: 1) corrente zener que é a
entrada e 2) a tensão gate-source (zener) que é a saída do
relé.
A corrente zener é representada por
(6)
I Z (t ) = I Z ⋅ sen(ωt )
sendo IZ a amplitude da corrente.
Para determinar a componente fundamental da forma de
onda quadrada da tensão gate-source (zener) mostrada na
Fig. 7(b), pode se representar a mesma por série de Fourier
∞
v(t ) = A0 + ∑ ( Am ⋅ cos(mωt ) + Bm ⋅ sen(mωt ) ) ,
(7)
m =1
em que: Am e Bm são os coeficientes da série de Fourier,
para m=0,1,...
Como essa forma de onda é uma função ímpar e simétrica,
os coeficientes Am e A0 são nulos. Assim (7) torna-se
∞
v(t ) = ∑ B m ⋅ sen(mωt )
(8)
m=1
e a componente fundamental da tensão de saída passa a
ser
v1 (t ) = B1 sen(ωt ) = V1 sen(ωt ) ,
(9)
sendo
1
2
V1 = ∫02π v (t ) sen( ωt ) d (ωt ) = ∫0πv (t ) sen( ωt ) d (ωt ).
(10)
π
π
Substituindo v(t)=VZ em (10) tem-se
4V
4V
V1 = Z ∫ πsen(ωt )d (ωt ) = Z .
(11)
0
π
π
Substituindo (11) em (9) obtém-se
4V
v1 (t ) = Z sen (ωt ) .
(12)
π
A função descritiva do relé tipo liga-desliga é definida
pela relação da entrada (6) com a de saída (12) por
4V
N= Z .
(13)
πI Z
Na próxima seção serão utilizadas ferramentas de
controle, tais como: o método da função descritiva e o
critério de estabilidade estendido de Nyquist com o objetivo
de encontrar equações de projeto e verificar a estabilidade,
relacionadas aos parâmetros do circuito [4].
III. PROJETO DO REATOR ELETRÔNICO AUTOOSCILANTE
O projeto do REAO será dividido em duas etapas. Na
primeira etapa, serão determinadas as equações de projeto
dos elementos do filtro ressonante.
55
⎛1⎞
Re⎜ ⎟ =
⎝Z⎠
(a)
(b)
Fig. 7. (a) Relé tipo liga-desliga (b) Forma de ondas de entrada e
saída
Na segunda etapa, será analisado o REAO como um
sistema de controle SISO, utilizando os elementos do filtro
previamente definidos.
A. Projeto do Filtro Ressonante
O filtro série-paralelo ressonante LCC mostrado na Fig. 1
é composto pelos capacitores série CS, paralelo CP e indutor
L. O filtro é alimentado por uma forma de onda quadrada
gerada pelo inversor half-bridge assimétrico mostrado na
Fig. 1 e Fig. 2. A lâmpada fluorescente, em regime
permanente, pode ser representada por um resistor
equivalente R. Considerando ideais os componentes do filtro,
pode-se encontrar a potência na lâmpada através da potência
real entregue ao filtro por
⎛ Vef2 ⎞
⎟.
(14)
P = Re⎜
⎜ Z ⎟
⎝
⎠
Usando a aproximação fundamental, o valor eficaz da
tensão que alimenta o filtro ressonante Vef é
E⋅ 2
(15)
Vef =
,
π
sendo
E= 2 ⋅Vin : tensão contínua do barramento;
Vin: valor eficaz da tensão da rede de alimentação.
Com essas aproximações, torna-se possível projetar o
filtro ressonante utilizando a parte real de sua admitância,
1/Z, e o ângulo φ, que é o ângulo da impedância de entrada
do filtro ressonante.
A impedância Z do filtro ressonante é definida por
⎡⎛
1 ⎞
R
R2CPω ⎤
⎜ Lω−
⎟−
+
Z=
j
(16)
⎢
⎥,
CSω⎟⎠ (1+ CP2R2ω2) ⎥⎦
(1+ CP2R2ω2) ⎢⎣⎜⎝
sendo ω: freqüência angular de comutação.
Fazendo 1/Z, tem-se
1+CP2 R2ω2
1
.
=
Z
⎞
⎛⎛
⎞
(17)
1
2
2
2
2
⎟⎟(1+CPR ω ) − R CPω⎟
R + j⎜⎜⎜ Lω−
⎟
⎜
CSω⎠
⎠
⎝⎝
Racionalizando (17), obtém-se a parte real de 1/Z por
(
56
)
(1+C R ω )R
2 2 2
P
.
2
⎛⎛
⎞
(18)
⎞
1
2
2
2
2
⎟⎟(1+CPR ω ) − R CPω⎟
R +⎜⎜⎜ Lω−
⎜
⎟
ω
C
S ⎠
⎝⎝
⎠
O ângulo φ pode ser determinado por
Im(Z )
,
φ = arg(Z ) =
(19)
Re(Z )
substituindo Im(Z) e Re(Z) de (16) em (19), obtém-se
⎛⎛
R2CPω ⎞⎟ 1+CP2 R2ω2 ⎞⎟
1
.
⋅
φ = arctan ⎜⎜ Lω−
−
(20)
⎜⎜
⎟
CSω (1+CP2 R2ω2 ) ⎟⎠
R
⎝⎝
⎠
A partir de (14) a (20) pode-se determinar as principais
equações de projeto que serão utilizadas para o filtro
ressonante, como segue:
2
1) Potência em função do ângulo (φ): Substituindo (18)
em (14), obtém-se a expressão da potência na lâmpada por
E2 ⋅ 2
1+ CP2R2ω2 R
.
P(φ) = 2 ⋅
2
π
⎛
⎞
(21)
⎛
⎞
1
⎟(1+ CP2R2ω2) − R2CPω⎟
R2 + ⎜⎜⎜ Lω−
⎟
⎜
⎟
CSω⎠
⎝⎝
⎠
Para o projeto do capacitor CP em função do ângulo φ,
define-se um termo similar entre φ e P através de (20),
fazendo
⎛⎛
R2CPω ⎞⎟ 1+CP2 R2ω2 ⎞⎟
1
.
⋅
tan(φ) = ⎜⎜ Lω−
−
(22)
⎜⎜
⎟
CSω (1+CP2 R2ω2 ) ⎟⎠
R
⎝⎝
⎠
Por similaridade entre (21) e (22), tem-se
⎛⎛
⎞
1 ⎞
⎟⋅ 1+CP2 R2ω2 − R2CPω⎟ .
tan(φ) ⋅ R = ⎜⎜⎜ Lω−
(23)
⎟
⎜
⎟
CSω⎠
⎝⎝
⎠
Substituindo (23) em (21), obtém-se
E2 ⋅ 2 1+C2 R2ω2 R
.
P(φ) = 2 ⋅ 2 P
(24)
π R + (R⋅ tan(φ))2
Assim, pode-se isolar CP em função das variáveis
conhecidas, resultando em
(
)
(
(
CP (φ) =
(
)
)
1 P(φ) ⎛⎜ π2 R2 + (R⋅ tan(φ))2
ωR R ⎜⎝
E2 ⋅ 2
)⎞⎟ −1 .
(25)
⎟
⎠
A partir da expressão de CP, obtém-se L isolando-o em
(23), obtendo
Rtan(φ)ω−1 +CP (φ)R2
1
.
L(φ,CS ) =
+
(16)
2 2
2
CSω2
1+ ω CP (φ)R
Através das equações (26), (25) e (21), respectivamente,
determina-se os elementos do filtro ressonante utilizando um
capacitor CS de valor elevado, pois o mesmo tem a função de
retirar o nível contínuo da forma de onda que alimenta a
lâmpada fluorescente atuando como fonte de tensão.
Posteriormente, determina-se graficamente o ângulo φ
adequado à ignição da lâmpada fluorescente mostrado na
Fig. 8, representada por um elevado valor de resistência
equivalente (100R) na ignição da lâmpada e para sua
potência nominal em regime permanente R=270 Ω, valor
obtido através do modelo da lâmpada fluorescente [7].
Fig. 8. Gráfico da potência na lâmpada em função do ângulo φ em
regime permanente e na partida
Nyquist IZ tende a crescer em direção a P, pois se trata de
uma região instável. Por outro lado, se houver um distúrbio
em IZ, fazendo com que a amplitude aumente, por exemplo
para o ponto B, este não é envolvido por G(jω), resultando
um comportamento estável, reduzindo a amplitude, tendendo
novamente ao ponto P. Portanto, de acordo com o critério de
estabilidade estendido de Nyquist, o ponto P, representa uma
possível oscilação auto-sustentada e as condições para
existência de um ponto de equilíbrio são satisfeitas [4].
Ainda, através da solução das equações do circuito
relacionado a interseção do ponto P de G(jω) e –1/N é
possível determinar os parâmetros adequados do
funcionamento do REAO observando que a igualdade de
G(jω) e –1/N se dá no eixo real com Im(G(jω))=0. Portanto,
pela igualdade da parte imaginária de G(jω) a zero e
substituindo os respectivos elementos ressonantes
determinados em III.A, pode ser determinada a indutância
magnetizante em função da freqüência, por
2
2
L⎛⎜ c − aω 2 + bω − ω 3 ⎞⎟
⎠
⎝
(27)
Lm (ω) =
.
Kn(aω 2 (aω 2 − c) + ω 3 (bω − ω 3 ))
Determinado Lm, encontra-se a relação de espiras
necessária do TC para o tipo de material magnético
empregado, observando as relações entre a corrente zener
necessária para polarização e a corrente no enrolamento
primário do mesmo.
(
) (
)
IV. PROCEDIMENTO DE PROJETO E EXEMPLO
Nesta seção, serão resumidas as etapas do projeto do
REAO, observando os seguintes procedimentos:
Fig. 9. Diagrama de Nyquist para o REAO
B. Projeto do Circuito de Comando
O procedimento para determinar os principais parâmetros
do circuito de comando auto-oscilante será desenvolvido
usando os parâmetros do filtro ressonante determinados na
seção III.A. Existem dois parâmetros principais, os quais têm
um grande impacto na freqüência de oscilação do REAO que
são a indutância magnetizante do transformador de corrente
Lm e a tensão do diodo zener VZ.
Sabendo-se que a tensão zener tem um valor típico
especificado pela tensão gate-source dos Mosfets
empregados, resta determinar Lm em função da freqüência de
auto-oscilação desejada.
1) Projeto da Indutância Magnetizante Lm: O projeto da
indutância magnetizante Lm está relacionado à análise de
estabilidade do REAO. Plotando o diagrama de Nyquist da
relação G(jω) e –1/N, pode-se prever se existe um ponto de
equilíbrio em que uma freqüência de oscilação exista.
Na Fig. 9 é mostrado o diagrama de Nyquist para verificar
a estabilidade do ponto de equilíbrio P relacionado à
indutância Lm. Assumindo que, inicialmente ocorra um
pequeno distúrbio no sistema, com redução da amplitude IZ
da fundamental da corrente zener iZ, o ponto de operação se
move de P para A. Nota-se que A é envolvido pela curva
G(jω) e corta –1/N duas vezes no sentido horário, como é
indicado na Fig. 9. Pelo critério estendido de estabilidade de
a) Projeto do Filtro Ressonante
Com os dados da Tabela I, determinam-se os elementos
do filtro ressonante pelos seguintes passos:
1) Passo 1 – Escolha do ângulo φ: Determina-se o ângulo
φ através da Fig. 8, escolhendo o ângulo em que o pico de
potência na lâmpada seja máximo φ=340, considerando sua
resistência equivalente (100R) garantindo as condições
necessárias para ignição e funcionamento em regime
permanente para a resistência R.
2) Passo 2 – Projeto do Capacitor CP: A partir do ângulo
φ determinado no passo anterior, determina-se CP, por (25).
3) Passo 3 – Projeto da indutância L: Através de (16) e
um valor típico de CS , L é determinado.
TABELA I
Dados De Projeto
Tensão de Entrada
Potência de Saída
Freqüência de Comutação
Diodo zener
Resistência da Lâmpada
Especificações
Vin=110 VRMS, 60Hz
P=40 W
fS=40 kHz
DZ1-4=12V
R=270Ω
Os principais parâmetros do REAO são resumidos na
Tabela II.
57
TABELA II
Resumo dos Parâmetros
CS
CP
L
LP,LS1,LS2
DZ1,DZ2, DZ1,DZ2
Diac
RQ
CQ
RM
D5
S1 , S2
D1,D2,D3,D4
R
CB
Parâmetros do Filtro Ressonante
Capacitor de Polipropileno, 147nF/250 Vac
Capacitor de Polipropileno, 22 nF/600 Vac
Indutor ressonante, 800 µH, 150 espiras
EE20 IP6-Thornton
Parâmetros do Circuito
Lm=688 µH.: 2/12/12 núcleo NT 15/9,5/8
IP6 – Thornton
Diodo Zener 12 V ½ W
DB3
Resistor 220 kΩ/1/8W
Capacitor cerâmico 100nF / 63 V
Resistor 470 kΩ/1/8W
Diodo UF4007
Outros
Mosfet IRF740
Diodos 4x1N4004
Lâmpada Osram L40W/LS F40 Daylight
Capacitor Eletrolítico / 100 µF 200Vdc
b) Projeto da Indutância Magnetizante Lm
A partir de (27) obtém-se a indutância magnetizante do
transformador de corrente. Sendo Lm=688 µH e utilizando
VZ=12 V e fS de 40 kHz, é necessário ainda verificar as
condições de existência de um ponto de equilíbrio de acordo
com análise realizada na seção III.B, onde o ponto P,
mostrado na Fig. 9 está relacionado a freqüência de oscilação
auto-sustentada do REAO. Através da análise, conclui-se que
poderá existir uma oscilação auto-sustentada com freqüência
próxima a especificada no projeto.
Fig. 10. Diagrama do circuito simulado
(a)
V. RESULTADOS DE SIMULAÇÃO
(b)
Para avaliar o projeto desenvolvido, o REAO foi simulado
utilizando o programa Orcad 9.0, com o circuito da Fig. 10,
empregando o modelo tangente da lâmpada fluorescente [7].
Na Fig. 11 são mostradas as principais formas de onda de
simulação. Na Fig. 11(a) é mostrada a forma de onda de
gate-source do Mosfet S2. Na Fig. 11(b) são mostradas as
formas de onda da tensão e corrente da lâmpada fluorescente
em alta freqüência e na Fig. 11(c) são mostradas as formas de
onda da tensão aplicada ao filtro ressoante e a corrente do
mesmo.
O modelo matemático do REAO utilizando o simulador
matemático simulink é mostrado na Fig. 12, com o intuito de
comprovar o funcionamento do REAO como um sistema de
controle. As formas de onda obtidas nessa simulação estão
em conformidade com as formas de onda teóricas mostradas
na Fig. 3. Na Fig. 13(a) são mostradas as formas de onda da
tensão gate-source (zener) VZ, da corrente ressonante iS
refletida ao lado do secundário do TC e da corrente
magnetizante IM. Na Fig. 13(b) são mostradas as formas de
onda da tensão VL e da corrente IL no resistor R, que
representa a lâmpada fluorescente. Na Fig. 13(c) são
mostradas as formas de onda da tensão aplicada ao filtro
ressonante e a corrente do mesmo.
(c)
Fig. 11. Resultados de Simulação (a) tensão gate-source, (b) tensão
e corrente na resistência equivalente da lâmpada e (c) tensão e
corrente no filtro ressonante
Fig. 12. Diagrama de blocos do REAO simulado no programa de
simulação matemática Simulink
58
VII. DISCUSSÕES FINAIS
Os resultados apresentados demonstraram a viabilidade da
metodologia de projeto apresentada, com as seguintes
características:
(a)
1) Simplicidade - relacionada à característica passa baixa
do filtro ressonante, o que possibilita utilizar a aproximação
fundamental e o método da função descritiva, sem
comprometer os resultados do projeto.
Neste caso, a utilização de métodos de projeto no domínio
da freqüência para o REAO, com maior número de
harmônicas, apresenta maior complexidade, e resultados
muito próximos ao método empregado.
2) Ferramentas utilizadas - A representação do REAO na
forma de um sistema de controle é fundamental para que se
determine seu comportamento, e que a partir dessa análise
utilizando o método da função descritiva e critério estendido
de Nyquist derive seu projeto.
(b)
3) Erros - Se o filtro ressonante não apresentar
características de filtro passa baixa, e não atenuar as
harmônicas geradas pelos elementos não lineares, o projeto
pode levar a resultados errados.
VIII. CONCLUSÃO
(c)
Fig. 13. Resultados de simulação obtidos no programa simulink
para (a) tensão zener VZ, corrente magnetizante IM, e corrente
ressonante no secundário do TC, (b) tensão VL e corrente IL na
lâmpada R e (c) tensão e corrente no filtro ressonante
O reator eletrônico empregando o circuito de comando
auto-oscilante foi implementado utilizando uma freqüência
de comutação de 40 kHz alimentando uma lâmpada
fluorescente de 40 W, de acordo com o esquema mostrado na
Fig. 1, com os dados do protótipo resumidos na Tabela II.
Na Fig. 14 (a) é mostrada a tensão nos terminais gatesource em um dos Mosfets do REAO. A freqüência de
comutação medida é de fS=39.35 kHz. A Fig. 14 (b) mostra a
corrente ressonante e a tensão aplicada ao filtro. A Fig. 14 (c)
mostra a tensão e corrente no interruptor, e na Fig. 14 (d) são
mostradas tensão e corrente na lâmpada fluorescente em alta
freqüência.
Na Fig. 14 (e) são mostradas a tensão e a corrente de
ignição da lâmpada fluorescente.
Os resultados obtidos demonstraram uma boa relação
entre o projeto do reator e sua implementação. O rendimento
apresentado é de 92 %.
Neste artigo foi apresentada uma metodologia de projeto
para o circuito de comando auto-oscilante utilizado em
reatores eletrônicos. A partir de um método de projeto para o
filtro ressonante, utilizando a aproximação fundamental,
determinaram-se os elementos do filtro ressonante. Modelouse o REAO como um sistema de controle e fizeram-se as
simplificações necessárias para sua análise. A partir disso,
determinou-se uma metodologia de projeto utilizando
ferramentas de controle, como: função descritiva e critério de
estabilidade estendido de Nyquist. As simulações
apresentadas indicaram a viabilidade da metodologia de
projeto proposta e os resultados experimentais obtidos
confirmaram a eficiência desse método.
AGRADECIMENTOS
Os autores agradecem a THORNTON INPEC, pelo apoio
com núcleos utilizado nas montagens, a CAPES e CNPq pelo
apoio financeiro.
[1] E. E. Hammer, “High Frequency Characteristics of
Fluorescent Lamps up to 500 kHz,” Journal of the
Illuminating Engineering Society, pp. 56-61, Winter
1987.
[2] R. R. Verderber, O. C. Morce, and F. M. Rubinstein,
“Performance of Electronic Ballast and Control with 34
and 40 watt F40 Fluorescent Lamps,” IEEE Transactions
on Industry Applications, vol. 25, no. 6, pp. 1049-1059,
November/December 1989.
59
(b)
(50V/div, 500 mA/div, 12.5 µs/div)
(a)
(5 V/div, 12,5 µs/div)
corrente
tensão
(d)
( 50 V/div; 500 mA/div; 10 µs/div)
(c)
( 50 V/div; 500 mA/div; 10 µs/div)
tensão
corrente
(e)
(250 V/div; 500 mA/div; 25ms/div)
Fig. 14. Resultados experimentais (a) tensão gate-source, (b) tensão e corrente no filtro ressonante, (c) tensão e corrente no interruptor; (d)
tensão e corrente na lâmpada e (e) tensão e corrente durante a ignição da lâmpada
[3] C. Chang, J. Chang, and G. W. Bruning, “Analysis of
the Self-Oscillating Series Resonant Inverter for
Electronic Ballasts,” IEEE Transactions on Power
Electronics, vol. 14, no. 3, pp. 533-540, May 1999.
[4] H. Pinheiro, P. K. Jain, and G. Jóos, “Self-Sustained
Oscillating Resonant Converters Operating Above the
Resonant Frequency,” IEEE Transactions on Power
Electronics, vol. 14, no. 5, pp. 803-815, September 1999.
[5] R. N. do Prado, A. R. Seidel, F. E. Bisogno, and M. A.
D. Costa, “A Design Method for Electronic Ballast for
Fluorescent Lamps,” IEEE International Conference on
60
Industrial Electronics, Control and Instrumentation,
IECON 2000, pp. 2279 -2284.
[6] C. Chang and G. W. Bruning, “Self-Oscillating
Electronic Ballast Analysis Via Relay Systems
Approach,” Fourteenth Annual Applied Power
Electronics Conference, APEC 1999, pp. 753 -759.
[7] R. N do Prado, F. E. Bisogno, and E. C. Fortes, “Simple
Mathematical Model for Fluorescent Lamps,” IV
Conferência de Aplicações Industriais, INDUSCON
2000, pp. 607-610.
DADOS BIOGRÁFICOS
Álysson Raniere Seidel, nascido em 01/08/1975 em São
Pedro do Sul (RS) obteve o título de Engenheiro Eletricista
em 1999 pela Universidade Federal de Santa Maria, onde é
doutorando no Programa de Pós-graduação em Engenharia
Elétrica. Atualmente é pesquisador no Grupo de Estudo e
Desenvolvimento de Reatores Eletrônicos nesta mesma
universidade. Suas áreas de interesse são lâmpadas
fluorescentes, reatores eletrônicos, sistemas dimerizáveis e
eficiência luminosa.
Fábio Ecke Bisogno, nascido em 07/04/1973 em Santa
Maria (RS) obteve o título de Engenheiro Eletricista e mestre
em Engenharia Elétrica pela Universidade Federal de Santa
Maria, em 1999 e 2001, respectivamente. Atualmente é
doutorando no Programa de Pós-graduação em Engenharia
Elétrica e pesquisador no Grupo de Estudo e
Desenvolvimento de Reatores Eletrônicos nesta mesma
universidade. Suas áreas de interesse são lâmpadas
fluorescentes, reatores eletrônicos, sistemas dimerizáveis e
eficiência luminosa.
Universidade Federal de Santa Maria. Atualmente é
pesquisador no Grupo de Estudo e Desenvolvimento de
Reatores Eletrônicos nesta mesma universidade. Suas áreas
de interesse são lâmpadas fluorescentes, reatores eletrônicos,
sistemas dimerizáveis e eficiência luminosa.
Ricardo Nederson do Prado, nascido em 22/04/1960 em
Itapiranga (SC) obteve o título de Engenheiro Eletricista
pela Universidade Federal de Santa Maria, em 1984, e os
títulos de mestre e doutor em Engenharia Elétrica pela
Universidade Federal de Santa Catarina em 1987 e 1993,
respectivamente. Entre 1987 e 1992 foi professor assistente
junto ao departamento de Eletrônica da Universidade Federal
de Minas Gerais. A partir de 1993 é professor adjunto no
Departamento de Eletrônica e Computação da Universidade
Federal de Santa Maria. É membro do IEEE, da SBA e
membro fundador da SOBRAEP. Atualmente é responsável
pelo Grupo de Estudo e Desenvolvimento de Reatores
Eletrônicos e Coordenador do Programa de Pós-Graduação
em Engenharia Elétrica da UFSM. Suas áreas de interesse
são sistemas dimerizáveis e reatores eletrônicos para
lâmpadas fluorescentes e de alta pressão, qualidade de
energia e eficiência luminosa.
Rafael Kubiça Pavão, nascido em 21/11/1980 em Santiago
(RS) estudante do curso de Engenharia Elétrica na
61
62
A NOVEL HIGH-POWER-FACTOR SINGLE-SWITCH ELECTRONIC
BALLAST FOR COMPACT FLUORESCENT LAMPS
M. Ponce, J. Arau, R. Osorio, M. A. Juárez
J. M. Alonso
Centro Nacional de Investigación y Desarrollo
Tecnológico - CENIDET
Departamento de Electrónica
P.O. Box 5-164, C.P. 62050
Cuernavaca, MEXICO.
E-mail: [email protected]
Area de Tecnología Electrónica
Universidad de Oviedo
Campus de Viesques s/n, Edif. 3
Gijón, 33204.
SPAIN.
Compact fluorescent lamps are becoming a very popular
light source, since they are used mainly in home applications
instead of incandescent lamps. The reason is that they present
several advantages as higher luminous efficacy and longer
life. Moreover, when compact fluorescent lamps are supplied
using electronic ballast the resulting source of light is small,
light and efficient.
However, the main disadvantage of compact fluorescent
lamps is their high cost, especially when electronic ballast
are incorporated to supply the lamp and the requirements of
harmonic standards such as IEC-1000-3-2 must be fulfilled
[1]. The higher initial cost is compensated by a higher
efficiency and longer life in the long term, but it still makes
difficult the marketing of electronic compact fluorescent
lamps. This is why nowadays there exists a trend to reduce
the cost of electronic ballast as much as possible, in order to
make
them
competitive
against
the
traditional
electromagnetic ballasts.
One of the possibilities to decrease the cost is by reducing
the number of electronic components used in the ballast,
what can be achieved by the integration of several stages in
only one.
Figure 1a shows a block diagram of a traditional
electronic ballast for compact fluorescent lamps. As can be
seen, a traditional electronic ballast consists of two stages.
The first one is an active power factor correction stage
supplied by the full bridge diode rectifier. This stage is used
to correct the input power factor, so that the ballast is seen by
Lam p
H ig h P F
C o n v e rte r
Co
H .F .
R esonant
In v e rte r
(a )
Lam p
H ig h P F
C o n v e rte r
AC
I. INTRODUCTION
the line as a resistive load; also, it generates a regulated DC
output voltage which supplies the second stage. The second
stage is the high frequency resonant inverter used to ignite
the lamp and to stabilize the lamp current during normal
running. The resonant inverter should supply the lamp with
an alternating symmetric current to assure a uniform wear of
both lamp electrodes.
The number of components used in the electronic ballast
of Fig. 1a can be reduced by integrating the two stages in a
single one, as shown in Fig. 1b. This single stage is used to
both correct the input power factor and drive the fluorescent
lamp. This integration technique has been studied in depth
[2-6] with noticeable good results. Normally, a class D
amplifier or half bridge inverter is used to implement the
resonant inverter. Class D inverters are used to generate an
square waveform, which once filtered is used to supply the
lamp with a sinusoidal waveform. Both class D amplifier and
half bridge inverter use two transistors in order to produce
the square output waveform; one of them is not ground
referenced, making necessary the use of an especial driver
and increasing cost.
With the aim of reducing the ballast component count,
several integrated topologies using a class E amplifier instead
of a class D amplifier have been proposed [7-8]. Class E
amplifier presents several advantages when compared to the
class D one, as only one power switch, zero voltage
switching, high efficiency and high frequency operation.
However, the main disadvantage is the high voltage stress
across the switch, which can be as high as four times the
supply voltage.
In this paper a high-power-factor electronic ballast for
compact fluorescent lamps based on the class E amplifier and
featuring low voltage stress across the switch is presented.
AC
Abstract – In this paper a high-power-factor electronic
ballast for compact fluorescent lamps based on the class
E amplifier and featuring low voltage stress across the
switch is presented. The proposed ballast is obtained by
integrating a buck-boost converter, used as power factor
correction stage, and a class E amplifier with a parallel
resonant tank, used as resonant inverter. The buck-boost
converter is op-erated at constant frequency and constant
duty cycle in discontinuous conduction mode (DCM) to
obtain a high input power factor.
1
Keywords - Buck-boost, class E amplifier, electronic
ballast, high power factor, single stage.
Co
(b )
Manuscript received July 18, 2003. Revised October 01, 2003. Revised
February 09, 2004. Recommended by Special Editor, Prof. Walter Kaiser.
Fig. 1. Typical Electronic Ballast with high power factor. (a) Two
stage ballast, (b) single stage ballast
63
established. Besides, according to [10], this topology
presents an asymmetric load current waveform with high
crest factor. The presence of leakage inductance slightly
improves the lamp current crest factor (CCF). However, the
use of the leakage inductance is not very reliable to improve
the lamp CCF. The solution comes from incorporating an
additional inductor in series with the load, which integrates
the leakage inductance effect and improves the CCF.
The topology proposed to drive the lamp is shown in Fig.
3a. This topology is very similar to that presented in [11],
only an extra inductor is placed in series with the lamp in
order to improve the lamp CCF. The circuit shown in Fig. 3a
is equivalent to the class E amplifier with only one inductor
and one capacitor in the load network presented in [9] and
[10]. Figures 3b, 3c and 3d illustrate the simplification
process used to obtain the equivalent circuit. The first step is
shown in Fig. 3b, where the series circuit LS-RL is substituted
by a parallel circuit Lsep-RLep. In Fig. 3c this parallel circuit is
converted to the transformer primary side. Finally, the
resulting circuit is simplified in Fig. 3d to give a class E
amplifier with only one inductor and one capacitor in the
load network.
In order to reduce the lamp current crest factor the
resonant inverter should be operated with a duty cycle lower
than 50%. According to [10], this condition also allows to
reduce the voltage stress in the switch.
1:n
Cr
Cr
Cr
S1
II. DERIVATION AND ANALYSIS OF THE PROPOSED
ELECTRONIC BALLAST
64
R
S1
S1
A. Derivation of the proposed electronic ballast
The proposed electronic ballast comes from the
integration of a buck-boost converter and a class E amplifier
with only one inductor and one capacitor in the load network.
This resonant inverter was selected based on the good
characteristics of this topology: uses only one transistor and a
parallel RLC resonant tank and the single switch is ground
referenced. Therefore, an especial drive is not necessary.
Furthermore, the switch turn-on and turn-off transitions are
performed at zero voltage. This type of class E amplifier was
presented in [9] and analyzed in [10]. As presented in [9] the
class E amplifier with only one inductor and one capacitor in
the load network can be implemented in several ways, as
shown in Fig. 2. Topology shown in Fig. 2a is equivalent to
that shown in Fig. 2b, since in an AC analysis the DC voltage
source VCD behaves as a short circuit. Topology shown in
Fig. 2c is similar to that in Fig. 2b but using a transformer
instead of an inductor. A topology similar to that shown in
Fig. 2c was used to supply high intensity discharge (HID)
lamps in [11]. In [11] the topology shown in Fig. 2c is
analyzed considering the effect of the transformer leakage
inductance, but the relationship between the transistor duty
cycle and load voltage and current was not clearly
Lr
R
VDC
Lr
R
VDC
Lr
VDC
The proposed ballast is obtained by integrating a buckboost converter, used as power factor correction stage, and a
class E amplifier with a parallel resonant tank, used as
resonant inverter [9-10]. The buck-boost converter is
operated at constant frequency and constant duty cycle in
discontinuous conduction mode (DCM) to obtain a high
input power factor.
The switch voltage stress is reduced by operating with a
duty cycle lower that 50%, thus the buck-boost converter
works in buck mode and reduces the voltage across the
switch. However, the use of a duty cycle lower than 50% in
the class E amplifier produces asymmetric high-crest-factor
current waveforms through the lamp. In the proposed ballast,
this problem was overcome by using a transformer instead of
the resonant inductor and supplying the lamp from the
secondary of the transformer through a series inductor.
The resulting ballast is an integrated topology with active
power factor correction, which supplies the lamp with a
symmetric low-crest-factor current waveform. The power
switch used is a MOSFET with a series diode. The entire
switch presents zero voltage switching, but the MOSFET
exhibits hard switching due the integration of the class E
amplifier with the buck-boost converter. The main
disadvantage of the proposed topology is the high current
stress in the power switch.
Following the analysis, design and experimental results of
the proposed topology are presented. Section II presents the
topology derivation and analysis. In section III the design
methodology is explained based on a design example.
Section IV presents the experimental results obtained from a
prototype for a 32W compact fluorescent lamp. Finally,
section V gives some conclusions summarizing the
possibilities of the proposed topology.
(b)
(a)
(c)
Fig. 2. (a) Class E amplifier with only one inductor and one
capacitor in load network; circuits (b) and (c) are electrically
equivalent to (a) because the ac voltage in VDC is zero.
Ls
1:n
Cr
Lr
1:n
RLep
Cr
RL
Lr
Lsep
VDC
VDC
S1
S1
(a)
(b)
RLep/n2
Lr
VDC
RLep/n2
Cr
Cr
VDC
Lsep/n2
S1
Lr Lsep/
(Lr n2+Lsep)
S1
(c)
(d)
Fig. 3. (a) Proposed inverter to drive the lamp , (b), (c) and (d) show
the simplification of the proposed inverter to a class E amplifier
with only one inductor and capacitor in load network
Lamp inverter
Buck-Boost
Ls
D1
1:n
Db1
Db2
Cr
AC
Lr
RL
Lf
Db3
Db4
Cf
M2
M1
(a)
D1
Db1
Ls
1:n
Db2
AC
Cr
Lf
Db3
Lr
RL
Db4
Cf
D2
D3
M1
(b)
Fig. 4. Integration of the proposed ballast. (a) Two stage
configuration, (b) Proposed integrated ballast.
1:n
VLf
+
D1 Cr
ID2
D2
ILf
M1 Ilf + ID2
(a)
1:n
Ls
Ilamp
Cf
RL
Vcc
Lf
-
Ls
Ilamp
Lr
Cf
D1 Cr
Lf
+
Vcc
B. Analysis of the proposed ballast.
Figure 5 shows the equivalent circuits for the different
operation intervals of the proposed ballast and Fig. 6 shows
the operating waveforms of the proposed converter for a duty
cycle of 20%. In figure 6 Vg is the voltage across M1 gate,
VDD is the voltage across D2-M1, VD is the M1 drain voltage,
VL is the lamp voltage, iLr is the current through Lr, iCr is the
current through Cr, iD2 is the current through D2 and iLf is
the current through the buck-boost inductor Lf.
The operating of the circuit within a switching period is
the following:
0<t<t1. M1 gate voltage is high. M1 is on and voltage
across M1-D2 is equal to zero (Fig. 5a). Then vCr(t)=vCf(t)
and iCr(t)=0. The current through inductor Lr increases
linearly with VCf and Lf current does the same with rectified
line voltage. During this time interval current through M1 is
given by the addition of Lr and Lf currents. Current through
diode D2 is equal to Lr current.
t1<t<t2. M1 gate voltage goes low and M1 opens (Fig.
5b). Cr and Lr resonate and icr(t)=iLr(t). Voltage across M1D2 starts from zero and is equal to vCr(t)+vCf(t). M1 exhibits
a hard switching and its voltage is equal to the addition of the
line rectified voltage and the voltage across Lf (vcf(t)). Since
the buck-boost converter operates in DCM, all the energy
stored in Lf has been transferred to capacitor Cf at the end of
this time interval iLf(t2)=0.
t2<t<T. Inductance Lf is reset and vLf(t)=0. Therefore,
voltage across M1 is equal to the rectified line voltage.
Voltage capacitor Cr decreases until equaling vCf(t), and thus
voltage across M1-D2 equals zero (Fig. 5c).
As can be seen in Fig. 6, all the time the class E amplifier
is supplied with a nearly constant voltage and consequently
there is no low frequency modulation of the lamp current.
Besides, lamp voltage and current are symmetric waveforms.
Therefore, a low lamp CCF is attained.
VLf
-
RL
ILr Lr
D2
M1
(b)
1:n
Ls
Ilamp
D1 Cr
Cf
Vcc
The proposed ballast integrates the power factor
correction stage and the resonant inverter by sharing the only
switch existing in each topology. This gives several
restrictions that should be taken into account in order to
select the correct topology for the power factor correction
stage. Thus, the selection was made based on the following
conditions: duty cycle lower than 50 %, low voltage stress in
the switch and high input power factor.
Based on previous conditions the selected topology is the
buck-boost converter. This converter provides a high input
power factor and when operated with duty cycle lower than
50% the output voltage is lower than the input voltage, thus
reducing the voltage stress in the switch.
The integration of the buck-boost converter and the
proposed inverter is illustrated in Fig. 4. Figure 4a shows the
two stage configuration and Fig. 4b shows how the two
stages can be integrated in a single one by sharing the power
switch. The integration is performed taking into account that
both switches M1 and M2 in Fig. 4a are connected to ground
and can be operated synchronously. A diode in series with
the switch is added to avoid current circulating from the
rectified AC voltage to the filter capacitor Cf, through the
circuit Lr-Cr. The use of diode D3 shown in Fig. 4b provides
half wave ZVS in the switch M1-D2. If diode D3 is removed
the commutations in the switch will be ZVS with full wave,
so the use of this diode is optional.
In order to achieve low voltage stress in the switch and
improve the lamp CCF, the proposed ballast should operate
with D=ton/T<0.5. As stated in [1], in a class E amplifier with
only one inductor and one capacitor in load network, the
voltage stress in the switch is proportional to the duty cycle
and the distortion of the load waveforms is lower for the
higher duty cycles. On the other hand, for duty cycles lower
than 0.5 the buck-boost converter behaves as a step-down
converter and therefore the DC input voltage of the class E
amplifier is lower than line voltage. In this way, the proposed
circuit can be supplied from American or European line
voltages providing admissible voltage stress in the switch.
Lf
RL
ILr Lr
D2
M1
(c)
Fig. 5. Equivalent circuits of the proposed electronic ballast. (a)
Interval t1-0, (b) interval t2-t1, (c) interval T-t2.
65
Vg
1400
Class E amplifier
predominating
1200
1000
Vsmax (V)
VDD
VD
Vp
Buck-boost
predominating
800
600
400
200
0
VL
0
0.1
0.2
0.25
0.3
0.4
0.5
D(ton/T)
American (120)
Fig. 7. Maximum voltage stress in the single switch of the proposed
ballast in function of the duty cycle and for American and European
line voltage.
iLr
0
European (220)
iCr
Table I shows the value of k(D) for different values of the
duty cycle. Since the power factor correction converter is a
buck-boost type, the voltage Vcf used to supply the class E
amplifier will be the following:
iD2
iLf
VCf =
0
t2 T
t1=DT
Fig. 6. Voltage and current waveforms of the proposed ballast.
Table I. Maximum stress voltage in the switch for
different duty cycles.
1− D
(2)
where Vcf is the voltage across Cf capacitor. Therefore,
the maximum voltage stress in the class E amplifier switch
can be calculated as follows:
k ( D ) DVac p
(3)
=
V
s max
Vsmax
Vsmax (Class
Vsmax/Vacp
(Buck-Boost) E amplifier) (Proposed topology)
Vac p D
1− D
Vs max
= k ( D)
Vcc
Table I shows the maximum voltage stress for different
duty cycles in both a buck-boost converter operating in
discontinuous conduction mode and a class E amplifier with
a parallel resonant tank. As can be seen, when duty cycle
lower than 0.3 the voltage stress is higher in the buck-boost
converter and when the duty cycle is greater than 0.4 the
higher voltage stress is given by the class E amplifier. Table I
also shows the voltage stress in the switch of the proposed
topology.
As conclusion, the proposed ballast represents a feasible
solution to the high voltage stress existing in the switch of a
zero-voltage-switching class E amplifier, which is the main
drawback of this topology when supplied from a high input
voltage. In the proposed topology the voltage stress in the
switch is quite lower than that obtained from a conventional
class E amplifier. For example, for a duty cycle of 20% and
European line voltage (Vcap=220 Vrms) the maximum
voltage stress in the switch would be Vsmax=389 V. In order
to achieve a similar operation with a traditional ZVS class E
amplifier, the duty cycle should be equal to 50% and the
switch voltage stress would be Vsmax=3.56Vcap=1107 V.
Therefore, a 68.5% reduction of the switch voltage stress is
achieved. The main disadvantage of the proposed ballast is
the lost of ZVS commutations in the single switch.
Fig. 7 shows the switch voltage stress as a function of the
duty cycle for American voltage (120 Vrms) and for
European voltage (220 Vrms). As can be seen, in order to
achieve switch voltage stresses lower than 500 V an
operation with duty cycle below 0.3 is recommended.
Table I shows the value of k(D) for different values of the
duty cycle. Since the power factor correction converter is a
buck-boost type, the voltage Vcf used to supply the class E
amplifier will be the following:
D. Maximum current stress in the switch
The maximum current stress in the switch is given by the
addition of the maximum current stresses in the buck-boost
D
k(D)
0.1
2.09
0.2
2.318
1.250
0.580
1.250
0.25
2.474
1.333
0.825
1.333
0.3
2.66
1.429
1.140
1.429
0.4
3.145
1.667
2.097
2.097
0.5
3.849
2.000
3.849
3.849
1.111
0.232
1.111
C. Maximum voltage stress in the switch
The maximum voltage stress in the switch will be equal to
the that existing in each semistage when operated
independently. In each stage, the maximum voltage stress
depends on the duty cycle, and this dependence is different
for each semistage. For a buck-boost converter operated in
discontinuous conduction mode the maximum voltage stress
is the following:
Vs max bb =
Vac p D
1− D
+ Vac p =
Vac p
1− D
(1)
D being the switch duty cycle and Vacp the peak line
voltage.
The function between the maximum voltage stress in the
switch, the input voltage and the duty cycle is more complex
for the class E inverter loaded with a parallel resonant tank.
In [10] this function is presented, which can be expressed as
follows:
66
converter and the class E amplifier. Assuming a unity input
power factor, the maximum current stress in the buck-boost
converter is given by:
I s max ce
Pin
Vcc
(5)
(6)
where: Pin is the input power of the class E amplifier and
Vcc is the voltage supplying the class E amplifier. In the
proposed topology the voltage Vcc is given by (2).
Therefore, combining (2), (5) and (6) and assuming a 100%
efficiency and a unity power factor, the maximum switch
current in the class E amplifier is obtained as follows:
I s max ce =
2 I acrms (1 − D)
D2
(7)
Finally, by adding (4) and (7) the maximum switch
current stress is obtained for the proposed topology:
I s max =
2 I acrms (1 + D)
D2
(8)
The current Iacrms can be calculated as follows:
I acrms =
Pin
Vacrms
(9)
Fig. 8 shows the maximum current stress in the switch of
the proposed topology as a function of the duty cycle, for
both American and European line voltage and for an input
power of 32W. As can be seen in this figure, for a duty cycle
of 20%, the maximum current stress in the switch is
approximately equal to 6.1 A in Europe and 11.3 America.
III. DESING EXAMPLE AND EXPERIMENTAL
RESULTS
In this section the design of a prototype used to verify the
behavior of the proposed topology is presented as an
example. Also, some experimental results are presented to
evaluate the possibilities of the proposed topology.
The input data are the following: line voltage Vac=127
Vrms, lamp is a 32W compact fluorescent lamp with an
equivalent resistance of 123 Ω. Assuming an efficiency of
80%, the input power of the circuit will be Pin=40 W.
Although the whole switch M1-D2 presents ZVS, the
MOSFET M1 exhibits hard switching, and thus the selected
switching frequency is fs=150 kHz. The duty cycle at
nominal operating point is chosen to be equal to 20%, thus
obtaining both low lamp CCF and low switch voltage stress.
Using the previous data, the DC bus voltage can be
calculated with (2), obtaining Vcf=45 V.
25
20
15
10
5
0
Icc being the continuous current absorbed by the class E
amplifier, which can be expressed as:
Icc =
35
30
(4)
where Iacrms is the rms current absorbed by the circuit
through the line.
For the class E amplifier with a parallel resonant tank, the
maximum current stress in the switch is given by [10]:
2I
= cc
D
40
Ismax (A)
I s max bb
2 2 I acrms
=
D
45
0.1
0.15
0.2
0.25
0.3
0.35
0.4
0.45
0.5
D(ton/T)
American (120 V)
European (220)
Fig. 8. Maximum current stress in the single switch of the proposed
ballast as a function of the duty cycle, for American and European
line voltage (Pin=32 W).
The design of the power stage is performed based on the
following procedure:
1) Design of the buck-boost converter. In order to
calculate the inductance Lf the following equation for the
buck-boost converter operating in DCM is used [6]:
2
D 2Vac p
0.2 2180 2
(10)
=
= 54 µH
Lf =
4 f s Pin
4(150000)( 40)
Capacitor Cf is calculated using the following expression
[6]:
Vcfripple =
Vcf
4πf L Ri C f
(11)
fL being the line frequency, Ri is the equivalent load of the
buck-boost inverter and Vcfripple is the voltage ripple in Cf.
Taking into account that Ri=Vcf2/PL=452/32=63.28 Ω and for
a voltage ripple equal to 10%, an electrolytic capacitor
Cf=220uf /100V is selected.
2) Design of the class E amplifier with parallel resonant
tank. The notation used to calculate the different elements
was shown in Fig. 3. According to [10] for a duty cycle of
20% the equation used to calculate the nominal load
resistance of a class E amplifier with only one inductor and
one capacitor in load network (Rn=RLep/n2) is:
Rn=0.7603Vcf2/PL=48.11 Ω. The nominal inductive
reactance of the load network is: XLn =
XLr·XLsep/(XLr+Xlsep)=0.1653Rn=7.9578 Ω and the
nominal capacitance is: Cn=5.3997/(Rn·2·π·f)=119.1 nF.
3) Calculation of Ls, Lr and Lr turn ratio. In Fig. 3a Cr
corresponds to the nominal capacitance of a class E amplifier
with only one inductor and one capacitor in load network,
calculated in the previous paragraph. Lr is the transformer
primary magnetizing inductance. Ls is the series inductor
used to improve the current waveform through RL. In order
to calculate Ls and Lr, the relationship with the nominal
values Ln and Rn must be calculated. This relationship is
obtained transforming from two elements in series into two
elements in parallel, as follows (see Fig. 3b):
XLsepR Lep
(12)
XLs =
2
XLsep 2 + RLep
67
XLsep 2 RLep
XLsep + RLep
2
1:7
Transforming the equivalent parallel reactance of Ls
XLsep to the primary, we obtain: XLsepr=XLsep/n2. This
reactance is in parallel with XLr (see Fig. 3c). The nominal
inductance of a class E amplifier with only one inductor and
one capacitor in load network is then obtained by simplifying
the two parallel inductances in a single one (see Fig. 3d).
Therefore:
XLrXLsepr
(14)
XLn =
XLr + XLsepr
XLsep and XLr can be obtained from (12) and (13)
respectively, as follows:
RLep
(15)
XLsep =
RLep
−1
RL
XLr =
XLseprXLn
XLsepr − XLn
Db1
Lf
54 uH
MUR840
Db2
Le
1 mH
Lr
26 uH
Cr
120 nF
Vac
120 Vrms
32 W
LAMP
Cf
220 uF
Db1
MUR840
Ce
100 nF
Db3
Db4
MUR840
Rg
12 ohms
Control
Circuit
IRF740
Fig. 9. Diagram of the implemented prototype.
(16)
Since RLep=Rn·n2, then the ratio Rn·n2/RL must be higher
than 1 in order to obtain a real value for XLsep from (15).
This condition is not fulfilled for n=1 for the presented
design. This is one the reasons for using a transformer
instead of a single inductor Lr. Another important reason is
that using n>1 the ignition voltage necessary to start the lamp
discharge can be obtained without using extra circuitry. In
this case, in order to achieve a suitable ignition voltage a
value n=7 is selected. Then, using this value:
RLep=(48.11)(49)=2537.52 Ω, and from (15) XLsep=574.15
Ω. Using (12) and (16): XLr=1215.31 Ω and XLs=542 Ω,
and finally: Lr=26 µH y Ls=575 µH.
The switch used is a MOSFET IRF740, diodes D1 and D2
are MUR840 an diodes Db1-Db4 are BA159.
To start up the lamp, the switching frequency was varied
from 15-150 kHz using one timer 555 and varying the
frequency with a 2n2222 transistor placed instead of the
resistor that fixed the frequency operation.
Due the buck-boost converter operate in discontinuous
conduction mode an LC filter was employed to filter the
component of high frequency. The values of the components
of this filter are: Le=1 mH and Ce=20 nF.
The designed ballast was implemented in a laboratory
prototype. The diagram of the implemented circuit is shown
in Fig. 9. The implemented ballast is for instant start lamps
with only one pin in both sides of the lamp. But is possible to
adapt this design for rapid start lamps with two pins, it is
possible adding an extra capacitor in parallel with the lamp.
Experimental results obtained with the implemented
prototype are shown in Figures 10-14.
Figure 10 shows the voltage and current waveforms in the
lamp, which are symmetrical and nearly sinusoidal
waveforms. The measured current crest factor was 1.5.
Fig. 11 shows the line voltage and current waveforms.
The measured power factor was 0.99. Fig. 12 shows a
comparison among the harmonics of the proposed ballast and
the limits suggested by the international standard IEC-10003-2. As can be seen in this figure, all the harmonic of the
proposed ballast comply with this standard.
68
Ls
575 uH
(13)
2
Fig. 10. Lamp voltage and current. 30 V/div, 0.5 A/div and 2
µs/div.
Fig. 11. Main voltage and current. 70 V/div, 0.5 A/div and 5ms/div
35
30
25
% of first harmonic
RL =
20
15
10
5
0
3
5
7
9
11
13
15
17
19
21
23
25
27
29
31
33
35
37
39
Harmonic
IEC-1000-3-2
Ballast
Fig. 12. Comparison among the harmonics of the proposed ballast
and the limits suggested by the international standard IEC1000-3-2
IV. CONCLUSIONS
Fig. 13. Voltage waveform across D2-M1, 50 V/div and 2 µs/div.
Fig. 14. Voltage waveform across M1. 100 V/div. and 2 µs/div.
In this paper a new single-stage single-switch electronic
ballast featuring high input power factor, low lamp current
crest factor, ZVS commutations and low switch voltage
stress has been presented. The proposed electronic ballast is
obtained by integrating a buck-boost converter and a class E
amplifier with only one inductor and one capacitor in the
load network. The asymmetric waveforms obtained in the
class E amplifier with only one inductor and one capacitor in
load network are improved by using an extra inductor in
series with the load. The low voltage stress in the switch is
obtained using duty cycles lower than 50%. Thus, the buckboost converter operates in buck mode reducing the input
voltage of the class E amplifier and consequently the switch
voltage stress. Lamp ignition is achieved by using a
transformer in place of the class E amplifier resonant
inductor. The almost unity input power factor is attained
operating the buck-boost converter in discontinuous
conduction mode.
A design example has been also presented in this paper.
Simulation and experimental results measured from a
laboratory prototype based on the design example have been
also included. The basic results are: lamp CCF 1.5, input
power factor 0.99 and efficiency 80%. The main
disadvantage of the proposed converter is the high current
stress in the switch. However, as opposed to other electronic
ballasts this topology can be used to supply fluorescent
lamps from the high line voltage ratings using only one
controlled switch.
ACKNOWLEDGEMENT
This work was supported by the National Council for the
Science and Technology (CONACYT-mexican government)
and the National Council for the Technological Education
(COSNET- mexican government).
REFERENCES
Fig. 15. Startup sequence of the lamp. 500 V/div, 0.5 A/div and 500
ms/div
Figure 13 shows the voltage waveform across switch D2M1. As can be seen in this figure, the maximum voltage
stress for this sample is 114V and the switch D2-M2 presents
ZVS. Fig. 14 shows the voltage waveform across M1. In this
figure the hard switching of the MOSFET can be seen. The
maximum voltage stress obtained in M1 for this sample was
202V and the maximum current stress was 5.45 A. The
measured efficiency was 80%.
Fig. 15 shows the startup sequence of the ignition of the
lamp. This figure shows the lamp voltage and current during
the startup of the lamp. As can be seen in this figure the lamp
needs 500 ms approximately to ignite and the ignition
voltage applied to the lamp is 505 V.
[1] IEC 1000-3-2 (1995-03) standards on electromagnetic
compatibility (EMC), Part 3, Section 2: Limits for
harmonic
current
emissions.
International
Electrotechnical Commission, Geneva, Switzerland,
April 1995.
[2] Edward Deng, S. Cuk; “Single Stage, High Power
Factor, lamp ballast”, IEEE APEC’94 proceedings, pp.
441-449.
[3] C. Blanco, J. M. Alonso, et-al.; “A Single-Stage
Fluorescent Lamp Ballast with High Power Factor”,
IEEE APEC’96 proceedings, pp. 616-621.
[4] T. F. Wu, et-al; “Analysis and Design of a High Power
Factor, Single Stage Electronic Ballast with Dimming
Feature”, IEEE APEC’97, pp. 1030-1036.
[5] J. M. Alonso, A. J. Calleja, et-al.; “Analysis and
Experimental Results of A Single-Stage High-PowerFactor Electronic Ballast based on Flyback Converter”,
IEEE APEC’98 proceedings, pp. 1142-1148.
[6] J. M. Alonso, A. J. Calleja, et-al; “Single Stage
Constant-Wattage High-Power-Factor Electronic Ballast
69
with Dimming Capability”, IEEE PESC’98, pp. 13301336.
[7] Edward Deng and Slobodan Cuk; “Single Switch, Unity
Power Factor, Lamp Ballasts”, IEEE APEC’95
proceedings, pp. 670-676.
[8] M. Ponce, R. Vásquez, J. Arau, D. Abud; “Class E
amplifiers used as a high power factor electronic ballast
for fluorescent lamps in a single stage”, IEEE PESC’98,
pp. 2009-2015.
[9] N. Sokal; “Class E High-Efficiency Switching-Mode
Tuned Power amplifier with Only One Inductor and One
Capacitor in Load Network-Approximate Analysis”,
IEEE Journal of Solid-State Circuits, Vol. SC-16, No. 4,
August 1981, pp. 380-384.
[10] M. Kazimierczuk; “Exact Analysis of Class E Tuned
Power Amplifier with Only One Inductor and One
Capacitor in Load Network”, IEEE Journal of SolidState Circuits, Vol. SC-18, No. 2, April 1983.
[11] S. Ben-Yaakov, M. Gulko, A. Giter; “The Simplest
Electronic Ballast for HID Lamps”, IEEE APEC’96, pp.
634-640.
BIOGRAPHIES
Mario Ponce. He was born at San Luis Potosi, Mexico in
1970. He received the Bachelor Engineer Electrical degree
from the San Luis Potosi Autonomous University (1993),
M.Sc. degree from CENIDET (1996) and Ph. D. degree from
CENIDET (1999). Nowadays, he is Full time Associate Professor and Researcher at CENIDET since March 1999.
He has published more than 20 papers in magazines, journals
and international conferences in power electronics.
Jaime E. Arau. He obtained his BSc degree in Electronics
Engineering from the Instituto Tecnologico de Minatitlan,
Mexico (1982) and the PhD degree in Power Electronics
70
from the Universidad Politécnica de Madrid, Spain (1991).
He is currently a full time professor and the CENIDET
Academic Vice-Director. Dr.Arau has around 70 journals
and international conferences papers and more than 60 in
national ones. Inside the IEEE, Dr. Arau is Senior member
(since 1997). In February 2000, received the IEEE Third
Millenium Medal.
Rene Osorio. He was born at Veracruz, Mexico in 1977. He
received the Bachelor Engineer Electrical degree from the
Campeche Autonomous University (1999) and the M.Sc.
Degree from CENIDET (2001). Now he is a PH. D. student
at CENIDET.
Mario A. Juarez. He was born at Celaya, Mexico in 1973.
He received the Bachelor Engineer Electrical degree from the
Instituto Tecnologico de Celaya (1999). Now he is a M. Sc.
Degree student at CENIDET.
J. Marcos Alonso He received the MSc. Degree in
electrical engineering in 1990 from the University of Oviedo,
Spain. In 1994 he received the Ph. Degree from the same
University. Assistant professor of the University of Oviedo
between 1990-1999. Since 1999 he is an Associate Professor
at the Electrical and Electronic Department of the University
of Oviedo. He is the primary author for more than 30 journal
and international conference papers in power and industrial
electronics. His research interests include high-frequency
electronic ballasts, discharge lamp modeling, power factor
correction topologies, high frequency switching converters,
power converters for electrostatic applications and industrial
control systems. He currently holds two Spanish patents and
has other four pending. Dr. Alonso is a recipient of the IEEE
Industrial Electronics Society Meritorious Paper Award for
1996.
METODOLOGIA DE PROJETO PARA O FILTRO RESSONANTE LCC DE
REATORES ELETRÔNICOS COM CONTROLE DE LUMINOSIDADE PARA
LÂMPADAS FLUORESCENTES
Fabio Toshiaki Wakabayashi
Carlos Alberto Canesin
Universidade Estadual Paulista – UNESP
Campus de Ilha Solteira
CEP 15385-000, C.P. 31, Ilha Solteira – SP
Brasil
Resumo - Este artigo apresenta uma metodologia de
projeto melhorada para a determinação dos parâmetros
usados no clássico filtro ressonante série-paralelo (SPLR,
Series-Parallel Loaded Resonant), baseada no modelo
estático da lâmpada fluorescente, destinada à operação de
reatores eletrônicos com controle de luminosidade
através da variação da freqüência de comutação. De
acordo com a análise desenvolvida neste trabalho, tornase possível analisar a evolução de alguns parâmetros do
filtro ressonante, durante o processo de controle de
luminosidade, tais como: faixa de variação da freqüência
de comutação, valor eficaz e fase da corrente drenada
pelo conjunto filtro ressonante / lâmpada fluorescente.
Resultados comparativos teóricos e experimentais são
apresentados para validarem a metodologia de projeto
proposta.
Palavras-Chave – Reator Eletrônico, Projeto de Filtro
LCC, Lâmpadas Fluorescentes Tubulares, Controle de
Luminosidade
DESIGN METHODOLOGY FOR A LCC
RESONANT FILTER OF DIMMABLE
ELECTRONIC BALLASTS FOR
FLUORESCENT LAMPS
Abstract – This paper presents an improved design
methodology for determining the parameters used in the
classical Series-Parallel Loaded Resonant (SPLR) filter,
based on the static model of fluorescent lamp, intended
for the operation of switching frequency controlled
dimmable electronic ballasts. According to the analysis
developed in this paper, it is possible to analyze the
evolution of some characteristics of the resonant filter,
during the dimming process, such as: range of switching
frequency, rms value and phase shift of the current
drained by the resonant filter / fluorescent lamp set.
Theoretical and experimental comparative results are
presented in order to validate the proposed design
methodology.
1
Segunda Revisão em 02/01/2004. Aceito sob recomendação do Editor
Especial Prof. Walter Kaiser.
Keywords – Electronic Ballast, Design of LCC Filter,
Tubular Fluorescent Lamps, Dimming Control.
I. INTRODUÇÃO
O projeto adequado de um reator eletrônico depende
essencialmente da metodologia empregada para a
determinação dos parâmetros relacionados ao estágio
inversor de elevada freqüência de comutação. Normalmente,
a topologia mais comumente empregada como estágio
inversor de reatores eletrônicos é o inversor Half-Bridge
conectado a um filtro ressonante série-paralelo (SPLR,
Series-Parallel Loaded Resonant) [1-3].
Além da simplicidade do circuito e dos custos reduzidos,
esta estrutura é capaz de fornecer as características desejadas
para um reator eletrônico, a saber: tensão elevada sobre os
terminais da lâmpada fluorescente durante o processo de
ignição, pré-aquecimento dos filamentos dos eletrodos antes
da ignição da lâmpada, comutação suave para os dispositivos
semicondutores empregados no inversor Half-Bridge e
supressão de circulação de componentes CC (corrente
contínua) de tensão e corrente através da lâmpada
fluorescente.
Diversas metodologias de projeto têm sido propostas para
este circuito, sendo que as principais análises são
concentradas no filtro SPLR, com o objetivo de propiciar
uma escolha otimizada de seus parâmetros [2-15]. Em termos
práticos, a maioria destas metodologias é baseada em
análises de impedâncias equivalentes do circuito, utilizando a
técnica de aproximação fundamental [3] e assumindo que as
lâmpadas fluorescentes comportam-se como resistências
variáveis [4-15].
Apesar do extenso emprego de tais metodologias, até o
presente momento, nenhuma delas apresenta uma análise
completa do filtro SPLR, normalmente omitindo a avaliação
de alguns aspectos importantes durante o processo de
controle de luminosidade, tais como: a obtenção do valor da
defasagem da corrente drenada pelo conjunto filtro
ressonante + lâmpada, além do valor eficaz da corrente que
flui através do indutor ressonante, o qual é capaz de indicar
os níveis de esforços de corrente através deste indutor e dos
dispositivos semicondutores empregados.
A potência processada através da lâmpada apresenta uma
dependência praticamente linear em relação à defasagem
apresentada pela corrente que flui através do indutor
ressonante. Em função deste fato, um circuito integrado (CI)
de controle de luminosidade em malha fechada é apresentado
71
em [16], fornecendo características sofisticadas para o
controle adequado de reatores eletrônicos, sendo que a
variação da luminosidade da lâmpada é obtida com a
imposição da defasagem da corrente através do indutor
ressonante. É importante ressaltar que, com o uso do CI
apresentado em [16], a defasagem da corrente é imposta por
meio da variação da freqüência de comutação do reator
eletrônico. A característica linear de variação da defasagem
torna interessante o emprego desta técnica de controle de
luminosidade, uma vez que, de acordo com resultados
apresentados em [17-20], conforme a potência através da
lâmpada é diminuída, a faixa de variação da freqüência de
comutação sofre grande redução. Isto significa que alterações
proporcionalmente reduzidas na freqüência podem acarretar
grandes alterações na luminosidade da lâmpada. Apesar da
existência de uma técnica de controle baseada na imposição
desta defasagem, a determinação teórica de seu valor durante
a operação com controle de luminosidade não tem sido
normalmente explorada na literatura.
Dentro deste contexto, este trabalho apresenta uma
metodologia de projeto melhorada para a determinação dos
parâmetros ressonantes do filtro SPLR, baseada no modelo
estático da lâmpada fluorescente, destinada à operação de
reatores eletrônicos com controle de luminosidade através da
variação da freqüência de comutação, incorporando novas
análises capazes de proverem maiores detalhes relacionados
à operação dos reatores [21].
Adicionalmente, é necessário adotar um modelo adequado
para a lâmpada fluorescente, com o intuito de se obter uma
metodologia de projeto que apresente elevado grau de
precisão. Em relação a este assunto, os efeitos da temperatura
ambiente sobre as características elétricas das lâmpadas
fluorescentes devem ser levados em consideração [20-23].
Além disto, em função da análise do filtro SPLR ser
desenvolvida com base em impedâncias equivalentes,
considera-se apropriada a adoção de um modelo resistivo
para a lâmpada. Assim sendo, neste trabalho, o modelo
apresentado em [20] é escolhido como sendo o ideal para o
desenvolvimento das análises necessárias.
desenvolvimento das análises apresentadas neste trabalho.
Desta forma, com base em [20], adotando-se uma
temperatura ambiente de 24oC, a resistência equivalente pode
ser escrita como segue:
V 2 ( P)
(1)
R( P) =
P
Onde:
V ( P ) = v0 + v1.P + v2 .P 2 + v3 .P3 + v4 .P 4
(2)
V(P) = valor eficaz da tensão sobre os terminais da
lâmpada fluorescente, em função de P, para T constante;
P = valor eficaz da potência processada através da
lâmpada fluorescente.
A Tabela I mostra os valores dos coeficientes vi de (2).
Informa-se que, de acordo com [20], tais coeficientes são
determinados a partir de um conjunto de dados
experimentais.
A Figura 1 mostra a curva da resistência equivalente, em
função da potência processada através da lâmpada
fluorescente.
Após assumir as condições até aqui citadas, torna-se
possível prosseguir com a análise requerida. Adicionalmente,
informa-se que o circuito integrado IR2159 foi usado para o
comando dos semicondutores do inversor Half-Bridge [16].
A. Análise do Processo de Ignição
A análise do filtro SPLR durante o processo de ignição é
desenvolvida de acordo com o circuito equivalente
apresentado na Figura 2. A partir desta figura, a seguinte
equação pode ser definida:
Cs
Ceq =
(3)
1 + Csp
Onde:
Csp =
O circuito apresentado na Figura 2 pode ser representado
pela seguinte equação:
v AB1 ( t ) =
II. ANÁLISE DO FILTRO SPLR
A análise do filtro SPLR é dividida em duas partes
distintas, a saber: processo de ignição e operação em regime
durante o controle de luminosidade.
No decorrer do processo de ignição, a lâmpada é
considerada como um circuito aberto. Neste estágio de
operação, a função do circuito inversor é prover um préaquecimento adequado dos filamentos do eletrodo, além de
fornecer uma tensão suficientemente elevada sobre os
terminais da lâmpada para a ocorrência do primeiro arco
através da coluna de gás.
Já durante a operação com controle de luminosidade, a
lâmpada é admitida como sendo uma resistência, cujo valor
varia de acordo com a potência processada na lâmpada.
Diversos modelos têm sido propostos para descrever o
comportamento desta resistência equivalente. Devido à
simplicidade e precisão, o modelo apresentado em [20], para
uma lâmpada fluorescente F40T12, será utilizado para
representar a resistência equivalente da lâmpada, assumindo
um valor fixo da temperatura ambiente (T) para o
72
Cs
Cp
1
2
ωCeq
.
(
d 2 vCeq ( t )
Onde:
dt
2
) +v
(
v AB1 ( t ) = V p .sen ω HB (ign) .t
ωCeq =
Ceq
(t )
(4)
)
1
Ls .Ceq
ω HB (ign ) = 2.π . f HB (ign)
vAB1(t) = componente fundamental da tensão quadrada e
assimétrica aplicada sobre os pontos A e B da figura 2;
Vp = valor de pico de vAB1(t);
fHB(ign) = freqüência de comutação durante a ignição.
TABELA I
Coeficientes Empregados em (2)
Coeficiente
v0
v1
v2
v3
v4
Valor
122,3859
1,1413
-0,1117
0,0026
-2,1203.E-5
10
R
[kΩ]
8
5,0
vCp
[kV]
[kV]
2,5
6
4
vCp
0,0
-2,5
-2,5
-5,0
0
100
0
10
20
30
40
50
P [W]
300
-5,0
400 500
0
100
vCp
[kV]
vLs(t)
LAMP.
CP
A
iLs(t)
vAB1(t)
S2
5,0
vCp
[kV]
2,5
5,0
2,5
0,0
0,0
Ceq
-2,5
-2,5
vCeq(t)
-5,0
B
0
100
200
300
-5,0
400 500
0
100
tempo [µs]
Figura 2 – Circuito equivalente do reator eletrônico, antes
da ignição da lâmpada.
(c) ωHB(ign) = ωCeq
vCp
Assim sendo, partindo-se de (4), é possível determinar
dois diferentes conjuntos de equações, capazes de descrever
os valores instantâneos da corrente através de Ls e da tensão
sobre Cp, dependendo dos valores de ωHB(ign) e ωCeq [5],
conforme as equações a seguir:
- para ωHB(ign) = ωCeq:
(
Vp
)
2
⎤
.Ceq . ⎡ω HB
(ign ) .t.sen ω HB (ign ) .t ⎦
⎣
2
(
)
(
)
⎞
⎟ . ⎡sen ω HB (ign ) .t − fign .sen ωCeq .t ⎤
⎦
⎟ ⎣
⎠
(
)
(
)
(8)
Onde:
fign =
ω HB (ign)
(9)
ωCeq
A Figura 3 apresenta as formas de onda de vCp(t),
apresentadas para diferentes valores de ωHB(ign) e ωCeq. De
acordo com esta figura, é possível notar que o valor de vCp(t),
o qual pode ser considerado praticamente igual ao valor da
tensão sobre a lâmpada fluorescente, pode atingir valores
bastante elevados, quando ωHB(ign)=ωCeq. No entanto, para
ωHB(ign)≠ωCeq, existe a possibilidade de se limitar os valores
máximos de vCp(t). Além disso, de acordo com a figura 3,
através de um controle adequado da freqüência de comutação
durante a ignição, é possível estabelecer um processo de préaquecimento satisfatório, considerando uma estratégia para
tornar mais lenta a evolução de vCp(t) até os valores
necessários para propiciar o primeiro arco através da coluna
de gás.
vCp
[kV]
2,5
5,0
2,5
0,0
0,0
-2,5
-2,5
-5,0
0
100
200
300
400 500
400 500
-5,0
0
100
tempo [µs]
200
300
tempo [µs]
400 500
(f) ωHB(ign) = 1,255.ωCeq
(e) ωHB(ign) = 1,110.ωCeq
Figura 3 – Formas de onda teóricas para a tensão sobre os terminais
de Cp, para diferentes valores de ωHB(ign) e ωCeq.
(6)
- para ωHB(ign) ≠ ωCeq:
⎛ ω HB (ign ) ⎞
⎟ . ⎡ cos (ω HB (ign ) .t ) − cos (ωCeq .t ) ⎤
iLs ( t ) = V p .Ceq . ⎜
2 ⎟ ⎣
⎦
⎜ 1 − fign
⎝
⎠
(7)
Ceq ⎛ 1
.⎜
2
C p ⎜ 1 − fign
⎝
[kV]
200
300
tempo [µs]
(d) ωHB(ign) = 1,053.ωCeq
5,0
(5)
V p Ceq
vCp ( t ) =
.
. ⎡sen ω HB(ign) .t − ω HB(ign) .t.cos ω HB(ign) .t ⎤⎦
2 Cp ⎣
vCp ( t ) = V p .
400 500
LS
A
iLs ( t ) =
200
300
tempo [µs]
(b) ωHB(ign) = 0,952.ωCeq
(a) ωHB(ign) = 0,908.ωCeq
Figura 1 – Resistência equivalente da lâmpada, durante o controle
de luminosidade, considerando T=24oC.
B
200
tempo [µs]
0
Vin(CC)
2,5
0,0
2
S1
C S LS
5,0
Adicionalmente, assumindo ωHB(ign)≠ωCeq, os valores
máximos de vCp(t) podem ser obtidos através da seguinte
expressão:
⎛ Csp
vCp (máx) = V p . ⎜
⎜ 1 + Csp
⎝
(
⎞ 1 + fign
⎟.
⎟ 1− f 2
⎠
ign
(
)
)
(10)
B. Análise da Operação em Regime durante o Controle de
Luminosidade
Durante a execução do controle de luminosidade, o
circuito equivalente do reator eletrônico pode ser
representado conforme a Figura 4. A partir desta figura, é
possível definir as seguintes equações:
1
Z1eq ( P ) = j.ω HB ( P ).Ls +
(11)
j.ω HB ( P).Cs
1
j.ω HB ( P).C p
Z 2eq ( P) =
1
R( P) +
j.ω HB ( P).C p
(12)
ZT ( P ) = Z1eq ( P ) + Z 2eq ( P )
(13)
R( P).
Onde:
ω HB ( P ) = 2.π . f HB ( P )
fHB(P) = freqüência de comutação necessária para o
processamento de P watts, considerando a estratégia de
controle por defasagem [16].
73
A
B
V ( P)
2
2
= VLA
( P ) + VLB
( P)
V AB1(ef )
CP
LAMP.
S1
CS LS
Vin(CC)
Onde:
V(P) = definido conforme (2);
VAB1(ef) = valor eficaz de vAB1(t).
A corrente através de Ls pode ser expressa como:
S2
LS
CS
•
A
R
iLs(t)
vAB1(t)
CP
I Ls ( P )
v(t)
•
Z1eq
Z2eq
•
V
Figura 4 – Circuito equivalente do reator eletrônico, durante
operação em regime com controle de luminosidade.
De (11), (12) e (13), a impedância equivalente do conjunto
filtro ressonante + lâmpada fluorescente (ZT(P)), durante o
processo de controle de luminosidade, pode ser expressa por:
ZT ( P ) = ZTA ( P ) − j.ZTB ( P)
(14)
Onde:
Z ( P).ZC ( P) − Z B ( P).Z D ( P)
ZTA ( P) = A
Z A2 ( P) + Z D2 ( P)
Z A ( P).Z B ( P) + ZC ( P).Z D ( P)
(
2
Z B ( P) = 1 − ω HB
( P).Ls .Csp .C p
(
)
)
Partindo-se de (14), a magnitude de ZT(P) pode ser obtida
através da seguinte expressão:
2
2
ZT ( P) = ZTA
( P ) + ZTB
( P)
(15)
Em relação à tensão sobre a lâmpada fluorescente, é
possível considerar que:
•
=
Z 2eq ( P )
ZT ( P )
(16)
V AB1
De (12), (14) e (16), a seguinte expressão pode ser obtida:
•
V ( P)
•
= VLA ( P ) + jVLB ( P )
I LsA ( P) =
I LsB ( P) =
Z B2 ( P) + ZC2 ( P)
Z A ( P).Z B ( P) + ZC ( P).Z D ( P)
Z B2 ( P) + ZC2 ( P)
De (20), o valor eficaz da corrente através de Ls pode ser
definido conforme segue:
2
2
iLs (ef ) ( P) = I LsA
( P) + I LsB
( P).VAB1(ef )
(17)
=
⎛ I ( P) ⎞
.a tan ⎜ LsB
⎟
π
⎝ I LsA ( P) ⎠
180o
•
•
V Cs ( P) = ZCs ( P). I Ls ( P)
R( P).Z A ( P).ZC ( P)
VLB ( P) =
R( P).Z A ( P).Z B ( P)
Z B2 ( P) + ZC2 ( P)
Z B2 ( P) + ZC2 ( P)
O módulo de (17) pode ser interpretado como sendo a
relação entre os valores eficazes de v(t) e vAB1(t), resultando
em:
(22)
V AB1
Com base nos valores fornecidos por (22), pode-se
verificar as condições para a obtenção de entrada em
condução com tensão nula (ZVS, Zero Voltage Switching)
dos semicondutores empregados no inversor Half-Bridge. A
título de esclarecimento, informa-se que valores negativos de
defasagem garantem a entrada em condução do tipo ZVS.
Outro parâmetro importante a ser determinado é o valor de
pico-a-pico da ondulação de tensão sobre o capacitor Cs. É
fato que, na configuração clássica do inversor Half-Bridge,
conforme Figura 4, a função do capacitor Cs é a de funcionar
como fonte de energia durante o semiciclo em que o
interruptor inferior encontra-se em condução, momento em
que vAB(t)=0, além de impedir que a componente CC de
vAB(t) seja aplicada sobre os terminais da lâmpada
fluorescente. Assim, a determinação do valor de Cs pode ser
realizada de acordo com restrições impostas ao valor máximo
de ondulação de tensão em seus terminais. Admitindo-se a
análise de impedâncias desenvolvida, pode-se escrever:
V AB1
VLA ( P) =
(21)
A defasagem da corrente que flui através de Ls em relação
à tensão vAB1(t) pode ser calculada com o uso de (22).
Onde:
74
Z A ( P).ZC ( P) − Z B ( P).Z D ( P)
•
2
= ω HB
( P).R( P).Csp .C 2p
•
(20)
Onde:
I Ls ( P)
2
ZC ( P) = ω HB ( P).R( P).C p 1 + Csp − ω HB
( P).Ls .Csp .C p
V ( P)
= I LsA ( P) + j.I LsB ( P)
•
Z A2 ( P) + Z D2 ( P)
Z A ( P) = ω HB ( P ).Csp .C p
Z D ( P)
(19)
V AB1
B
ZTB ( P) =
1
ZT ( P )
•
I Ls ( P)
A
ILs
=
V AB1
Partindo-se das equações (14) e (19), a seguinte equação
pode ser escrita:
B
VAB1
(18)
(23)
Onde:
Z Cs ( P ) =
1
j.ω HB ( P ).Csp .C p
(24)
De (19) e (23), obtém-se:
•
V Cs ( P )
•
V AB1
=
Z Cs ( P )
ZT ( P )
(25)
De (14), (24) e (25), pode-se escrever:
•
V Cs ( P )
•
= VCsA ( P ) − j.VCsB ( P)
(31)
Onde:
Onde:
(
ω HB ( P ).Csp .C p
Partindo-se de (26), o valor eficaz da tensão sobre Cs pode
ser expresso como sendo:
2
2
VCs (ef ) ( P) = VCsA
( P) + VCsB
( P).VAB1(ef )
(27)
Portanto, devido à aplicação da técnica de aproximação
fundamental para a análise do circuito, é possível admitir que
o valor de pico-a-pico da ondulação de tensão sobre Cs possa
ser definido conforme (28).
(28)
VCs ( pp ) ( P ) = 2. 2.VCs ( ef ) ( P )
O valor da freqüência de comutação do inversor HalfBridge durante a operação com controle de luminosidade
pode ser obtido através de (29), a qual é derivada de (18).
2
4
6
1 + a1 ( P).ω HB
( P ) + a2 ( P).ω HB
( P ) + a3 ( P ).ω HB
( P) = 0
(29)
Onde:
⎡
( P).C 2p . ⎢(1 + Csp )2
⎢
⎣
− Csp
2
⎛ VAB1(ef ) ⎞
.⎜
⎟
⎝ V ( P) ⎠
2⎤
⎥ − 2.Ls .Csp .C p
⎥
⎦
a2 ( P) = ( Ls .Csp .C p ) 2 − 2.R 2 ( P).Ls .(1 + Csp ).Csp .C 3p
(
a3 ( P) = R( P).Ls .Csp .C p2
)
2
f HB ( P ) =
3
c1 ( P ) + c2 ( P)
6.a3 ( P)
−
1
. b1 ( P )
2.π
2.(3.a1 ( P).a3 ( P ) − a22 ( P ))
3.a3
( P ).3
c1 ( P) + c2 ( P)
(
(30)
−
a2 ( P )
3.a3 ( P)
c1 ( P ) = 36.a1 ( P ).a2 ( P ).a3 ( P ) − 108.a32 ( P ) − 8.a23 ( P)
c2 ( P) = 12.a3 ( P). 3. ( d1 ( P) + d2 ( P) )
d1 ( P) = 4.a13 ( P).a3 ( P) − a12 ( P).a22 ( P) + 4.a23 ( P)
27.a32 ( P) − 18.a1 ( P).a2 ( P).a3 ( P)
d 2 ( P) =
Adicionalmente, durante o processo de controle de
luminosidade, o parâmetro fdim pode ser definido como:
(
)
)
2
(
)
2
}
2
+ ⎡ω HB ( P).R( P ). 1 + Csp .C p ⎤
⎣
⎦
Com base nas equações determinadas, um exemplo de
projeto completo será apresentado, visando demonstrar a
utilização da análise desenvolvida neste trabalho.
FD ( P) = 1 + Csp
III. EXEMPLO E METODOLOGIA DE PROJETO
A metodologia proposta para o projeto do clássico estágio
inversor ressonante Half-Bridge empregado em reatores
eletrônicos é apresentada neste trabalho de acordo com os
dados de entrada e saída apresentados na Tabela II.
Passo 1:
O valor eficaz da componente fundamental de vAB(t) deve
ser determinado de acordo com a seguinte expressão:
2
(32)
VAB1(ef ) =
.Vin (CC )
π
Passo 2:
Usando os valores nominais em (2) e (32), pode-se obter o
valor da relação entre V(P(nom)) e VAB1(ef).
(
Onde:
b1 ( P ) =
{
2
FC ( P) = −2. 1 + Csp + ⎡ω HB ( P).R( P). 1 + Csp .C p ⎤
⎣
⎦
v P( nom )
A partir de (29), seis diferentes soluções matemáticas
podem ser obtidas. No entanto, apenas duas destas soluções
apresentam significado físico. Além disso, uma análise mais
detalhada destas duas equações remanescentes permite
concluir que apenas uma delas pode ser considerada como
uma solução adequada, em função da estratégia adotada para
o controle de luminosidade (valores mais elevados de
freqüência de comutação são responsáveis por menores
valores de potência processada através da lâmpada). Desta
forma, a freqüência de comutação requerida durante o
processo de controle de luminosidade pode ser calculada
através de (30).
2
V AB1( ef ) ⎞
⎛
FB ( P ) = ⎜ ω HB ( P ).R ( P ).Csp .C p .
⎟
V ( P) ⎠
⎝
I LsA ( P )
VCsB ( P ) =
)
FA ( P ) = ⎡ω HB ( P ).R ( P ). 1 + Csp .C p ⎤
⎣
⎦
I LsB ( P )
VCsA ( P ) =
ω HB ( P ).Csp .C p
a1 ( P) = R
2.FD ( P )
(26)
V AB1
2
− FC ( P ) + FC2 ( P ) − 4.FD ( P ). (1 + FA ( P ) − FB ( P ) )
f dim ( P ) =
v AB1(ef )
)=
(
)
2.π v P( nom )
=
.
Vin (CC )
2
2.π 101.44
= 0.727
.
2
310
Adicionalmente, os seguintes parâmetros também devem
ser calculados:
ω HB ( nom) = 2.π . f HB ( nom ) = 251, 327.103 rad / s ;
R( nom) = 257, 2Ω , conforme (1);
Passo 3:
Os valores de Cs e Cp são adotados, assumindo que o valor
de Cs deva ser pelo menos dez vezes superior ao valor de Cp,
ou seja Csp>10. Tal relação deve ser respeitada porque uma
das funções de Cs é suprimir a componente CC de vAB(t) sem
que haja grande interferência na ressonância entre Ls e Cp.
De forma específica, adota-se inicialmente o valor de Cp,
baseando esta escolha no valor eficaz de corrente processada
através de Ls. Deve-se lembrar que Cp está associado em
paralelo com a lâmpada fluorescente. Assim, quanto maior o
valor de Cp, menor será sua reatância, fazendo com que
maiores valores eficazes de corrente devam ser processados
TABELA II
Dados de Entrada e Saída
Vin(CC)
P(nom)
P(mín)
fnom
T
310V
40W
2,5W
40kHz
24oC
75
através de Ls para prover potência nominal à lâmpada. Este
fato certamente acarreta maiores perdas em condução
relacionadas a Ls e aos MOSFETs (Metal-Oxide
Semiconductor Field-Effect Transistor) do inversor HalfBridge. Usualmente, para os valores de entrada e saída
propostos, recomenda-se a adoção de valores de Cp inferiores
a 10nF. A Figura 5 mostra o valor eficaz da corrente através
de Ls, em função de Cp. Com base nesta figura, é fácil notar
que quanto maior o valor de Cp, maior será o valor eficaz da
corrente através de Ls, para o processamento de valores
nominais de potência através da lâmpada.
Como afirmado anteriormente, o capacitor Cs tem a
função de fornecer energia ao circuito durante o semiciclo
em que o interruptor inferior encontra-se em condução,
momento em que vAB(t)=0. Em função disto, a adoção do
valor de Cs deve levar em consideração o valor da ondulação
de tensão em seus terminais. Tal ondulação pode ser
verificada de acordo com (28). A Figura 6 mostra um gráfico
do valor de VCs(pp)(P(nom)) em função de Csp. A partir desta
figura conclui-se que quanto menor o valor de Csp, maior será
o valor de VCs(pp)(P(nom)), podendo acarretar modos de
operação indesejados para o reator eletrônico.
Desta forma, são adotados os seguintes valores:
Cp=6,8nF
Cs=180nF
Passo 4:
O valor de Ls é determinado através da seguinte equação:
Ls =
(
)(
2
f dim
P( nom) . 1 + Csp
)
(33)
2
ω HB
( nom ) .Csp .C p
Assim, de acordo com (31) e com os parâmetros definidos
nos passos anteriores, tem-se:
Ls = 1, 43mH
ILs
[mA]
1000
800
600
400
200
0
0
6
12
18
24
30
Cp [nF]
Figura 5 – Valor eficaz da corrente através de Ls, em função de Cp,
para os dados da Tabela II.
VCs(pp) 50
[V]
40
Cp=6,8nF
30
20
Cp=10nF
10
Cp=18nF
0
0
10
20
30
40
50
Csp
Figura 6 – Valor pico-a-pico da ondulação de tensão sobre os
terminais de Cs, em função de Csp e Cp, para os dados da Tabela II.
76
Passo 5:
Assumindo fHB(ign) = fHB(nom) e de acordo com os valores de
Ls, Cs e Cp, pode-se obter, a partir de (9):
fign = 0, 769
Passo 6:
Com os parâmetros definidos nos passos anteriores e com
o uso de (10), pode-se determinar o máximo valor de tensão
sobre a lâmpada, durante o processo de ignição.
vCp (máx) = 821,8V
Caso o valor de tensão determinado acima seja
considerado suficiente para a ignição da lâmpada, de acordo
com dados do fabricante, procede-se a determinação dos
parâmetros restantes. Em caso contrário, se o valor não for
considerado satisfatório, é sugerida então a adoção de um
novo valor para Cp, ou até mesmo para fHB(nom), caso
necessário, com o objetivo de se obter um valor de tensão
adequado para a ignição. Especificamente para este exemplo,
a tensão de pico-a-pico para ignição da lâmpada é de 600V.
Passo 7:
A defasagem da corrente através de Ls pode ser estimada
com a utilização de (22).
•
I Ls ( P)
•
= 48,3o
V AB1
É importante informar que esta defasagem é responsável
pela ocorrência de processos de entrada em condução do tipo
ZVS para os semicondutores do inversor Half-Bridge.
Assim, caso o valor calculado resulte em valores positivos,
ou caso seja considerado muito reduzido para garantir os
processos de entrada em condução do tipo ZVS, será
necessário reiniciar o procedimento de projeto, adotando-se
um novo valor para Cp ou para fHB(nom).
Para finalizar, a impedância equivalente do conjunto filtro
+ lâmpada pode ser avaliada no decorrer da imposição do
controle de luminosidade. A Figura 7 mostra os valores
teóricos obtidos a partir de (15). De acordo com esta figura, é
possível notar que o valor da magnitude da impedância
equivalente é mantido praticamente constante no decorrer da
faixa de operação do reator projetado (2,5W<P<40W). Este
resultado permite concluir que os valores eficazes de corrente
processada através de Ls praticamente não sofrerão
alterações, mesmo com a redução da potência entregue à
lâmpada fluorescente. Isto ocorre porque, em virtude da
alteração da freqüência de comutação, as reatâncias dos
elementos Ls, Cs e Cp sofrem alterações, de forma a
permitirem um rearranjo do fluxo de energia reativa através
do conjunto filtro + lâmpada. Assim, apesar da redução do
consumo de energia ativa, processada através da lâmpada,
verifica-se um aumento da energia reativa circulante, de tal
forma que a energia total que flui através do sistema é
mantida em valores quase constantes. Além disso, o efeito
pelicular nos enrolamentos e as perdas no núcleo de ferrite
tornam-se mais acentuadas, aumentando ainda mais as perdas
relacionadas a condições de processamento de reduzida
luminosidade, quando comparadas à condição nominal de
operação. Assim, conclui-se que as perdas totais para a
condição de reduzida luminosidade podem resultar em
valores relativamente elevados, reduzindo então a eficiência
global do reator eletrônico.
ZT
[Ω]
80
100
fHB
[kHz]
fHB
[kHz]
400
60
75
300
40
50
200
20
25
500
100
0
0
0
0
0
10
20
30
40
10
20
30
40
(a) fHB(nom)=30kHz
50
P [W]
Figura 7 – Valor da magnitude da impedância equivalente do
conjunto filtro + lâmpada, para os valores adotados na Tabela II,
durante o processo de controle de luminosidade.
Após a especificação dos valores de Ls, Cs e Cp, é possível
realizar uma análise teórica de alguns importantes
parâmetros de operação do reator eletrônico, quando da
imposição de controle de luminosidade, a saber: variação
requerida para a freqüência de comutação do inversor HalfBridge, a partir de (30), valor eficaz da corrente que flui
através de Ls, a partir de (21) e valor da defasagem da
corrente drenada pelo conjunto filtro ressonante + lâmpada
fluorescente, a partir de (22).
IV. COMPARAÇÕES ENTRE RESULTADOS
TEÓRICOS E EXPERIMENTAIS
Com o intuito de validar a análise desenvolvida neste
artigo, protótipos laboratoriais foram implementados de
acordo com os parâmetros apresentados na Tabela III.
Informa-se que as condições de aquecimento dos
filamentos das lâmpadas fluorescentes encontram-se em
conformidade com recomendações estabelecidas pela ANSI
(American National Standards Institute), durante todo o
processo de controle de luminosidade [24]. Apesar disto,
caso tais especificações não sejam atendidas, ligeiras
alterações nos valores de Cp e Ls deverão ser promovidas, na
tentativa de modificar os valores das correntes que fluem
através dos filamentos, buscando a adequação da variação da
temperatura dos filamentos dentro dos limites impostos pela
norma adotada.
Os resultados experimentais obtidos nos protótipos
implementados são comparados com resultados teóricos
fornecidos por (21), (22) e (30), baseados no modelo da
lâmpada descrito em (1). Informa-se que sobrecargas
(P>40W) foram impostas aos protótipos, com o intuito de se
verificar o comportamento dos parâmetros analisados sob
estas condições. Adicionalmente, informa-se que os dados
experimentais apresentados nas figuras seguintes são valores
Parâmetro
Reator 1
Reator 2
Reator 3
Reator 4
P(nom) [W]
P(mín) [W]
Vin(CC) [V]
fHB(nom) [kHz]
T [oC]
Cs [nF]
Cp [nF]
Ls [mH]
Defasagem (nom) [o]
40
2,5
310
30
24
180
8,2
1,91
-47,51
40
2,5
310
40
24
180
6,8
1,43
-48,29
40
2,5
310
50
24
180
4,7
1,10
-47,19
40
2,5
310
60
24
180
3,3
0,88
-46,19
10
20
30
40
50
P [W]
(b) fHB(nom)=40kHz
140
160
fHB
[kHz]
fHB
[kHz]
105
120
70
80
35
40
0
0
0
10
20
30
40
50
P [W]
0
10
20
30
40
50
P [W]
(d) fHB(nom)=60kHz
(c) fHB(nom)=50kHz
Figura 8 – Freqüência de chaveamento do reator eletrônico, durante
o processo de controle de luminosidade, T=24oC.
médios de diversos conjuntos de medidas, obtidos para cada
ponto de operação.
A Figura 8 mostra os valores de freqüência de comutação
em função da potência processada através da lâmpada. Os
pontos são resultados experimentais, obtidos com um
osciloscópio digital (TDS420A - Tektronix), enquanto que as
linhas são resultados provenientes da análise teórica
fornecida através de (30). De acordo com esta figura, é
possível verificar que (30) representa adequadamente a
variação da freqüência de comutação requerida para o
controle de luminosidade, permitindo a avaliação dos pontos
de operação relacionados aos reatores eletrônicos antes da
implementação dos protótipos.
A defasagem angular da corrente drenada pelo conjunto
filtro ressonante + lâmpada fluorescente é mostrada na
Figura 9, para cada diferente reator eletrônico implementado.
Nesta figura, é possível notar algumas diferenças entre os
resultados experimentais e teóricos.
I Ls -40,0
V
AB
I Ls -40,0
V
AB
[ o ] -52,5
[ o ] -52,5
-65,0
-65,0
-77,5
-77,5
-90,0
-90,0
0
10
20
30
40
50
0
P [W]
(a) fHB(nom)=30kHz
TABELA III
Parâmetros usados na Implementação dos Protótipos
0
50
P [W]
10
20
30
40
50
40
50
P [W]
(b) fHB(nom)=40kHz
I Ls -40,0
V
AB
I Ls -40,0
V
AB
[ o ] -52,5
[ o ] -52,5
-65,0
-65,0
-77,5
-77,5
-90,0
-90,0
0
10
20
30
40
50
P [W]
0
10
20
30
P [W]
(c) fHB(nom)=50kHz
(d) fHB(nom)=60kHz
Figura 9 – Defasagem angular da corrente através de Ls, durante o
processo de controle de luminosidade, T=24oC.
77
A respeito deste fato, dois comentários podem ser
apresentados. O primeiro deles refere-se à aplicação da
técnica de aproximação fundamental para a determinação das
equações do sistema analisado. É fato que, em função da
característica passa-baixa do filtro LCC empregado, a
transferência de energia à lâmpada fluorescente ocorre quase
totalmente através da componente fundamental da tensão
vAB(t). Assim, todas as análises de processamento de valores
eficazes de corrente e de tensão não sofrem prejuízo algum
em relação à precisão dos resultados. No entanto, a análise de
defasagem angular é composta por uma avaliação de
parâmetros instantâneos. Assim, o fato de vAB(t) apresentar
derivadas (dv/dt) muito mais pronunciadas do que aquelas
verificadas em vAB1(t) faz com que as formas de onda
experimentais da corrente através de Ls, obtidas com uma
tensão de alimentação quadrada e assimétrica aplicada entre
os pontos A e B, apresentem ligeiras diferenças em relação às
formas de onda teóricas, obtidas para o modelo com
alimentação senoidal (vAB1(t), componente fundamental de
vAB(t)). Portanto, pequenas discrepâncias são previsíveis ao
serem comparados resultados experimentais e teóricos.
O segundo comentário acerca da comparação relaciona-se
ao fato de que os resultados experimentais foram
determinados visualmente, empregando-se cursores de um
osciloscópio digital, o que significa que estas medições são
menos precisas do que, por exemplo, aquelas relacionadas
com a freqüência de comutação do reator eletrônico.
Entretanto, nenhum destes fatos invalida a análise
desenvolvida para a defasagem angular, uma vez que seu
principal objetivo é prover uma estimativa capaz de garantir
a ocorrência de entrada em condução do tipo ZVS para os
MOSFETs
empregados
no
inversor
Half-Bridge.
Adicionalmente, a similaridade entre os resultados teóricos e
experimentais comprova a validade da análise.
A Figura 10 mostra os valores eficazes da corrente através
de Ls, durante a operação com controle de luminosidade, para
cada protótipo projetado. Nesta figura, é importante observar
que os valores deste parâmetro são praticamente constantes
no decorrer da faixa de operação do reator (2,5W<P<40W),
considerando-se a lâmpada fluorescente empregada nos
protótipos, em concordância com a análise realizada a
respeito da magnitude da impedância equivalente do
conjunto filtro + lâmpada. A relevância deste fenômeno
reside no fato da corrente através dos semicondutores ser
obviamente proporcional à corrente através de Ls. Assim, é
possível concluir que o valor eficaz da corrente através dos
semicondutores (MOSFETs) e, conseqüentemente, as perdas
em condução associadas a estes dispositivos (proporcionais
ao quadrado dos valores eficazes de corrente) são também
praticamente constantes durante o processo de controle de
luminosidade.
Adicionalmente,
conforme
afirmado
anteriormente, o aumento da freqüência da corrente que flui
através de Ls acarreta intensificação do efeito pelicular nos
enrolamentos e das perdas no núcleo de ferrite. Isto significa
que estas perdas assumem valores significativos quando as
lâmpadas são operadas em condição de reduzida
luminosidade, resultando em reduzida eficiência para o
estágio inversor Half-Bridge. Informa-se ainda que esta
análise é normalmente negligenciada nas metodologias de
projeto apresentadas na literatura.
78
1000
1000
ILs
[mA]
ILs
[mA]
750
750
500
500
250
250
0
0
10
20
30
40
50
0
P [W]
(a) fHB(nom)=30kHz
1000
ILs
[mA]
750
750
500
500
250
250
10
20
30
40
20
30
40
50
P [W]
(b) fHB(nom)=40kHz
1000
ILs
[mA]
0
10
50
P [W]
0
10
20
30
40
50
P [W]
(d) fHB(nom)=60kHz
(c) fHB(nom)=50kHz
Figura 10 – Valor eficaz da corrente através de Ls, durante o
processo de controle de luminosidade, T=24oC.
V. CONCLUSÕES
Este artigo apresentou uma metodologia de projeto
melhorada para a especificação dos parâmetros do clássico
filtro SPLR, considerando-se o modelo estático da lâmpada
fluorescente, destinada a reatores eletrônicos com controle de
luminosidade.
A análise teórica apresentada neste trabalho é baseada em
circuitos equivalentes e na aplicação da técnica de
aproximação fundamental, de forma análoga à maioria das
metodologias apresentadas na literatura. Contudo, a forma
com que a análise foi desenvolvida neste artigo permite a
avaliação de importantes parâmetros de operação, quando da
imposição de controle de luminosidade, tais como: faixa de
variação da freqüência de comutação do reator eletrônico,
valor eficaz da corrente através do indutor ressonante e
defasagem angular da corrente processada pelo conjunto
filtro ressonante + lâmpada fluorescente.
É importante informar que as análises dos parâmetros
apresentados nas figuras 9 e 10 são usualmente negligenciadas nas metodologias de projeto apresentadas na literatura.
No entanto, o valor eficaz da corrente através do indutor
ressonante pode indicar os níveis de esforços de corrente nos
dispositivos semicondutores, fornecendo condições para o
desenvolvimento de uma análise qualitativa da eficiência do
reator eletrônico. Além disto, o valor da defasagem da
corrente drenada pelo conjunto filtro ressonante + lâmpada
indica a ocorrência de processos de entrada em condução
ZVS dos MOSFETs, além de poder ser utilizado como
variável de controle para a imposição de variação do nível de
luminosidade emitido pela lâmpada.
Finalmente, a precisão verificada através das comparações
entre resultados teóricos e experimentais é suficiente para
validar a metodologia de projeto proposta.
AGRADECIMENTOS
Os autores gostariam de agradecer à FAPESP e ao CNPq
pelo apoio concedido ao presente trabalho.
REFRÊNCIAS BLIBLIOGRÁFICAS
[1] R. L. Steigerwald, “A Comparison of Half-Bridge Resonant
Converter Topologies”, IEEE Transactions on Power
Electronics, vol. 3, no. 2, pp. 174-182, October, 1988.
[2] M. K. Kazimierczuk e W. Szaraniec, “Electronic Ballast for
Fluorescent Lamps”, IEEE Transactions on Power
Electronics, vol. 8, no. 4, pp. 386-395, October, 1993.
[3] M. C. Cosby Jr. e R. M. Nelms, “A Resonant Inverter for
Electronic Ballast Applications”, IEEE Transactions on
Industrial Electronics, vol. 41, no. 4, pp. 418-425, August,
1994.
[4] C. S. Moo, Y. C. Chuang, Y. H. Huang e H. N. Chen,
“Modeling of Fluorescent Lamps for Dimmable Electronic
Ballasts”, in Proc. of IEEE IAS’96 Annual Meeting, pp.
2231-2236, 1996.
[5] J. A. Alves, “Reator Eletrônico para Lâmpadas
Fluorescentes Compactas com Alto Fator de Potência”,
Dissertação de Mestrado, Universidade Federal de Santa
Catarina (UFSC), Florianópolis-SC, 1996.
[6] Z. Li, P. K. T. Mok, W. H. Ki e J. K. O. Sin, “A Simple
Method to Design Resonant Circuits of Electronic Ballast
for Fluorescent Lamps”, in Proc. of IEEE ISCAS’97, pp.
1744-1747, 1997.
[7] A. S. André, e A. J. Perin, “Reator Eletrônico para
lâmpadas fluorescentes de 40W utilizando Circuito
Integrado Dedicado”, in Proc. of SEP’98 – Seminário de
Eletrônica de Potência (UFSC), pp. 126-131, 1998.
[8] C. S. Moo, H. L. Cheng, T. F. Lin e H. C. Yen, “Designing
a Dimmable Electronic Ballast with Voltage Control for
Fluorescent Lamp”, in Proc. of IEEE ISIE’99, pp. 786-791,
1999.
[9] C. S. Moo, H. L. Cheng, H. N. Chen e H. C. Yen,
“Designing a Dimmable Electronic Ballast with Frequency
Control”, in Proc. of IEEE APEC’99, pp. 727-733, 1999.
[10] R. N. Prado, A. R. Seidel, F. E. Bisogno, e M. A. D. Costa,
“A Design Method for Electronic Ballast for Fluorescent
Lamps”, in Proc. of IEEE IECON’00, pp. 2279-2284, 2000.
[11] T. J. Liang, C. A. Cheng, W. B. Shyu e J. F. Chen, “Design
Procedure for Resonant Components of Fluorescent Lamps
Electronic Ballast Based on Lamp Model”, in Proc. of IEEE
PEDS’01, pp. 618-622, 2001.
[12] C. A. Cheng, T. J. Liang, C. M. Chuang e J. F. Chen, “A
novel Method of Using Second-Order Lamp Model to
Design Dimmable Fluorescent Lamps Electronic Ballast”,
in Proc. of IEEE IECON’01, pp. 1033-1037, 2001.
[13] Y. K. E. Ho, S. T. S. Lee, H. S. H. Chung e S. Y. Hui, “A
Comparative Study on Dimming Control Methods for
Electronic Ballasts”, IEEE Transactions on Power
Electronics, vol. 16, no. 6, pp. 828-836, November, 2001.
[14] T. J. Ribarich e J. J. Ribarich, “A New Procedure for HighFrequency Electronic Ballast Design”, IEEE Transactions
on Industry Applications, vol. 37, no. 1, pp. 262-267,
January / February, 2001.
[15] F. E. Bisogno, A. R. Seidel, R. Holsbach e R. N. Prado,
“Resonant Filter Applications in Electronic Ballast”, in
Proc. of IEEE IAS’02 Annual Meeting, pp. 348-354, 2002.
[16] J. Adams, T. J. Ribarich e J. J. Ribarich, “A New IC for
Dimmable High-Frequency Electronic Ballasts”, in Proc. of
IEEE APEC’99, pp. 713-719, 1999.
[17] C. S. Moo, Y. C. Chuang, Y. H. Huang e H. N. Chen,
“Modeling of Fluorescent Lamps for Dimmable Electronic
2231-2236, 1996.
[18] N. Onishi, T. Shiomi, A. Okude e T. Yamauchi, “A
Fluorescent Lamp Model for High Frequency Wide Range
Dimming Electronic Ballast Simulation”, in Proc. of IEEE
APEC’99, pp. 1001-1005, 1999.
[19] A. T. K. Ng, W.-H. Ki, P. K. T. Mok e J. K. O. Sin, “Lamp
Modeling for Design of Dimmable Electronic Ballast”, in
Proc. of IEEE PESC’00, pp. 1358-1362, 2000.
[20] F. T. Wakabayashi, e C. A. Canesin, “A New Model for
Tubular Fluorescent Lamps Operated at High Frequencies
for Dimmable Applications”, in Proc. of IEEE ISIE’03,
CD-ROM, 2003.
[21] F. T. Wakabayashi, e C. A. Canesin, “An Improved Design
Procedure for LCC Resonant Filter of Dimmable Electronic
Ballasts for Fluorescent Lamps, Based on Lamp Model”, in
Proc. of IEEE IECON’03, to be published in November,
2003.
[22] C. S. Moo, H. C. Yen, Y. C. Hsieh e C. R. Lee, “A
Fluorescent Lamp Model for High-Frequency Electronic
3361-3366, 2000.
[23] C. S. Moo, Y. C. Hsieh, H. C. Yen e C. R. Lee,
“Fluorescent Lamp Model with Power and Temperature
Dependence for High-Frequency Electronic Ballasts”, IEEE
Transactions on Industry Applications, vol. 39, no. 1, pp.
121-127, January / February, 2003.
[24] Y. Ji, R. Davis, C. O’Rourke e E. W. M. Chui,
“Compatibility Testing of Fluorescent Lamp and Ballast
Systems”, IEEE Transactions on Industry Applications, vol.
35, no. 6, pp. 1271-1276, November / December, 1999.
DADOS BIOGRÁFICOS
Fabio Toshiaki Wakabayashi, nascido em Jales (SP), em Julho
de 1974, é engenheiro eletricista (1996) formado na
Universidade Estadual Paulista – Faculdade de Engenharia de
Ilha Solteira (UNESP-FEIS, Ilha Solteira (SP)). Obteve os
títulos de mestre (1998) e doutor (2003) em Engenharia Elétrica
nesta mesma instituição, tendo desenvolvido seus trabalhos no
Laboratório de Eletrônica de Potência. Suas áreas de interesse
abrangem técnicas de comutação não-dissipativa, fontes de
alimentação chaveadas, qualidade de energia elétrica e reatores
eletrônicos para iluminação.
Carlos Alberto Canesin, nascido em Lavínia (SP), em 1961,
é engenheiro eletricista (1984) pela Universidade Estadual
Paulista – Faculdade de Engenharia de Ilha Solteira
(UNESP-FEIS, Ilha Solteira (SP)), mestre (1990) e doutor
(1996) em Engenharia Elétrica pela Universidade Federal de
Santa Catarina – Instituto de Eletrônica de Potência (UFSCINEP), Florianópolis (SC). Atualmente é professor adjunto
efetivo do Departamento de Engenharia Elétrica (DEE) da
UNESP-FEIS. Suas áreas de interesse incluem técnicas de
comutação não-dissipativa, conversores CC/CC, fontes de
alimentação chaveadas, reatores para iluminação e técnicas
de correção do fator de potência.
79
80
NORMAS PARA PUBLICAÇÃO EM PORTUGUÊS – INSERIR AQUI O TÍTULO
(TAMANHO LETRA 14 PT, LETRAS MAIÚSCULAS, NEGRITO E CENTRADO)
Nomes dos Autores (12 Pt, Maiúsculas e Minúsculas, centrado abaixo do título)
Informações dos autores (10 Pt, Maiúsculas e minúsculas, centrado abaixo do título): Universidade de Tal
CEP 00000-000, C.P. 000, Cidade de Tal - XX
Brasil
Resumo - O objetivo deste documento é instruir os
autores sobre a preparação dos trabalhos para
publicação na revista Eletrônica de Potência. Solicita-se
aos autores que utilizem estas normas desde a elaboração
da versão inicial até a versão final de seus trabalhos.
Somente serão aceitos para publicação trabalhos que
estejam integralmente de acordo com estas normas.
Informações adicionais sobre procedimentos e normas
podem ser obtidas também diretamente com o editor, ou,
através
do
site
iSOBRAEP
cuja
url
é:
http://www.dee.feis.unesp.br/lep/revista. Observa-se que
são aceitas submissões em inglês, ou, espanhol, sendo que
as normas para estes idiomas são apresentadas nos sites
iSOBRAEP e SOBRAEP (http://www.sobraep.org.br).
Este texto foi redigido segundo as normas aqui
apresentadas para artigos submetidos em português.
Palavras-Chave – Os autores devem apresentar um
conjunto de no máximo 6 palavras-chave (em ordem
alfabética) que possam identificar os principais tópicos
abordados no trabalho.
TITLE HERE IN ENGLISH IS MANDATORY
(12 PT, UPPERCASE, BOLD, CENTERED)
Abstract – The objective of this document is to instruct
the authors about the preparation of the manuscript for
its submission to the Revista Eletrônica de Potência
(Power Electronics Review). The authors should use these
guidelines for preparing both the initial and final
versions of their paper. Additional information about
procedures and guidelines for publication can be
obtained directly with the editor, or, through the web site
iSOBRAEP: http://www.dee.feis.unesp.br/lep/revista. It
is informed that the english, or, spanish languages can be
used for editing the papers, and the guidelines for these
languages are provided in the web sites iSOBRAEP and
SOBRAEP (http://www.sobraep.org.br). This text was
written according to guidelines for submission in
portuguese language.
1
Keywords - The author shall provide a maximum of 6
keywords (in alphabetical order) to help identify the
major topics of the paper.
Nota de rodapé na página inicial será utilizada apenas pelo editor para
indicar o andamento do processo de revisão. Não suprima esta nota de
rodapé quando editar seu artigo.
NOMENCLATURA
P
Vqd
Iqd
Número de par de pólos.
Componentes da tensão de estator.
Componentes da corrente de estator.
I. INTRODUÇÃO
Serão aceitos trabalhos em português, espanhol e inglês.
Os textos submetidos em português e espanhol devem conter
também o título (title), resumo (abstract) e palavras-chave
(keywords) em inglês, obrigatoriamente.
Caso seja pertinente, pode ser incluída imediatamente
antes da introdução uma nomenclatura das variáveis
utilizadas no texto. Este item não deve levar numeração de
referência, assim como os itens agradecimentos, referências
bibliográficas e dados biográficos.
A introdução tem o objetivo geral de apresentar a natureza
do problema enfocado no trabalho, através de adequada
revisão bibliográfica, o propósito e a contribuição do artigo
submetido.
A Revista Eletrônica de Potência é um meio apropriado no
qual os membros da SOBRAEP (Sociedade Brasileira de
Eletrônica de Potência) e demais pesquisadores atuantes na
grande área da Eletrônica de Potência podem apresentar e
discutir suas atividades e contribuições científicas. Neste
contexto, o Conselho Editorial convida os interessados a
apresentarem artigos completos que envolvam o “estado da
arte”, através de resultados teóricos e experimentais, além de
informações tutorais, nos tópicos de interesse da Sociedade.
Neste contexto, caso o trabalho, ou parte dele, já tenha sido
apresentado e publicado em alguma revista ou conferência,
nacional ou internacional, deve ser anexada no corpo do
trabalho declaração dos autores com estas informações
(quando e onde). Caso o trabalho nunca tenha sido publicado
na sua totalidade, não há necessidade desta declaração.
Os trabalhos somente serão aceitos através de submissão
eletrônica. Os autores deverão submeter e acompanhar todo o
processo de suas contribuições através da página da
iSOBRAEP,
cujo
endereço
na
www
é:
http://www.dee.feis.unesp.br/lep/revista.
Informa-se que somente serão aceitos trabalhos
submetidos como documento em PDF editável (aberto).
Portanto, após a edição de seu trabalho, em conformidade
com estas normas, deverá ser gerado um documento em PDF
com qualidade de artigo, para que possa ser submetido
através do site iSOBRAEP. Observa-se ainda que para a
publicação da versão final, somente serão aceitos artigos que
estejam em conformidade com estas normas de edição.
81
A. Apresentação do Texto
O limite é de 8 (oito) páginas. Apenas excepcionalmente
serão aceitos trabalhos ultrapassando este limite. Isto poderá
ocorrer, a critério do editor, caso o trabalho tenha um caráter
tutorial.
Deve-se usar, obrigatoriamente, as unidades do Sistema
Internacional (SI ou MKS).
Cabe ao(s) autor(es) do trabalho a preparação dos
originais e, posteriormente, seu envio de forma eletrônica,
em PDF, através do site iSOBRAEP, de acordo com estas
normas. Os trabalhos que estiverem fora dos padrões
estabelecidos serão recusados, com a devida informação ao
autor correspondente. A Comissão Editorial não assumirá
qualquer responsabilidade quanto a correções, e possíveis
erros da reprodução dos originais para publicação.
(Title), Abstract e Keywords; 5) Introdução; 6) Corpo do
trabalho; 7) Conclusões; 8) Referências Bibliográficas; 9)
Dados Biográficos. Esta ordem deve ser respeitada, a menos
que os autores usem alguns itens adicionais, a saber:
Nomenclatura; Apêndices e Agradecimentos.
Como regra geral, as conclusões devem vir logo após o
corpo do trabalho e imediatamente antes das referências
bibliográficas. A seguir serão feitos alguns comentários sobre
os principais itens acima mencionados.
B. Edição do Texto
A editoração do trabalho deve ser feita selecionando o
formato A4 (297 mm x 210 mm), de acordo com este
exemplo.
O espaçamento entre linhas deve ser simples, e a cada
título ou subtítulo, deve-se deixar uma linha em branco.
Como processador de texto, estimula-se o uso do
processador Word for Windows.
2) Autores e instituições de origem - Abaixo do título do
trabalho, também centrados na página, devem ser informados
os nomes dos autores e da(s) instituição(ões) a que
pertencem. Poderão ser abreviados os nomes e sobrenomes
intermediários e escritos na sua forma completa o primeiro
nome e o último sobrenome (letras do tipo 12 pontos).
Imediatamente abaixo do nome dos autores, informar as
instituições a que pertencem e os endereços completos (letras
do tipo 10 pontos).
1) Tamanho das letras utilizadas no trabalho: Os
tamanhos das letras especificadas nesta norma, seguem o
padrão do processador Word for Windows e o tipo de letra
utilizado é Times New Roman. A Tabela I mostra os
tamanhos padrões de letras utilizadas nas diversas seções do
trabalho.
TABELA I
Tamanhos e Tipos de Letras Utilizadas no Texto
Estilo
Tamanho
(pontos)
8
9
10
12
14
Normal
texto de tabelas
legendas de figuras
instituição dos
autores, texto em
geral.
nomes dos autores
Cheia
Itálica
textos do resumo e
palavras-chave;
títulos de tabelas
título em inglês
título do trabalho
títulos do resumo
e palavras-chave;
subtítulos
2) Formatação das páginas: Na formatação das páginas,
as margens superior e inferior deverão ser fixadas em 25
mm, a margem esquerda em 18 mm e a margem direita em
12 mm. As colunas de textos deverão apresentar uma largura
igual a 87 mm e um espaçamento entre si de 6 mm. A
tabulação a ser utilizada na primeira linha dos parágrafos
deverá ser fixada em 4 mm.
II. ESTILO DO TRABALHO
Neste item são apresentados os principais estilos
utilizados para edição do trabalho.
A. Organização Geral
Os trabalhos a serem publicados na revista devem conter 9
partes principais, a saber: 1) Título; 2) Autores e Instituições
de origem; 3) Resumo e Palavras-Chave; 4) Título em inglês
82
1) Título - O título, em português, do trabalho deve ser o
mais sucinto possível, indicando claramente o assunto de que
se trata. Deve estar centrado no topo da primeira página,
sendo impresso em negrito, tamanho 14 pontos, com todas as
letras em maiúsculo.
3) Resumo - Esta parte é considerada como uma das mais
importantes do trabalho. É baseado nas informações contidas
neste resumo que os trabalhos técnicos são indexados e
armazenados em bancos de dados. Este resumo deve conter
no máximo 200 palavras de forma a indicar as idéias
principais apresentadas no texto, procedimentos e resultados
obtidos. O resumo não deve ser confundido com uma
introdução do trabalho e muito menos conter abreviações,
referências bibliográficas, figuras, etc. Na elaboração deste
resumo, como também em todo o trabalho, deve ser utilizada
a forma impessoal como, por exemplo, “... Os resultados
experimentais mostraram que ...” ao invés de “...os resultados
que nós obtivemos mostraram que...”.
A palavra Resumo deve ser grafada em estilo itálico e em
negrito. Já o texto deste Resumo será em estilo normal e em
negrito.
Palavras-Chave são termos para indexação que possam
identificar os principais tópicos abordados no trabalho. O
termo Palavras-Chave deve ser grafado em estilo itálico e em
negrito. Já o texto deste item será em estilo normal e em
negrito.
4) Título em inglês - O título deverá ser reproduzido em
inglês, conforme normas apresentadas, destacando-se o estilo
em letras todas maiúsculas, negrito e tamanho 12.
O Abstract deve ser grafado em estilo itálico e em negrito.
Já o texto deste Abstract (em inglês) será em estilo normal
e em negrito.
Keywords são termos para indexação, em inglês, que
possam identificar os principais tópicos abordados no
trabalho. O termo Keywords deve ser grafado em estilo
itálico e em negrito. Já o texto deste item será em estilo
normal e em negrito.
5) Introdução - A introdução deve preparar o leitor para o
trabalho propriamente dito, dando uma visão histórica do
assunto, e servir como um guia a respeito de como o trabalho
está organizado, enfatizando quais são as reais contribuições
do mesmo em relação aos já apresentados na literatura. A
introdução não deve ser uma repetição do Resumo, e deve
ser a primeira seção do trabalho a ser numerada como
subtítulo.
6) Corpo do trabalho - Os autores devem organizar o
corpo do trabalho em diversas seções, as quais devem conter
de forma clara, as informações a respeito do trabalho
desenvolvido, facilitando a compreensão do mesmo por parte
dos leitores.
7) Conclusões - As conclusões devem ser as mais claras
possíveis, informando aos leitores sobre a importância do
trabalho dentro do contexto em que se situa. As vantagens e
desvantagens deste trabalho em relação aos já existentes na
literatura devem ser comentadas, assim como os resultados
obtidos, as possíveis aplicações práticas e recomendações de
trabalhos futuros.
8) Referências bibliográficas - As citações das referências
bibliográficas ao longo do texto, devem aparecer entre
colchetes, antes da pontuação das sentenças nas quais
estiverem inseridas. Devem ser utilizados somente os
números das referências bibliográficas, evitando-se uso de
citações do tipo “...conforme referência [2]...”.
Os trabalhos que foram aceitos para publicação, porém
ainda não foram publicados, devem ser colocados nas
referências bibliográficas, com a citação “no Prelo”.
Os artigos de periódicos e anais devem ser incluídos
iniciando-se pelos nomes dos autores (iniciais seguidas do
último sobrenome), seguido do título do trabalho, onde foi
publicado (em itálico), número do volume, páginas, mês e
ano da publicação.
No caso de livros, após os autores (iniciais seguidas do
último sobrenome), o título deve ser em itálico, seguido da
editora, da edição e do local e ano de publicação.
No final destas normas, é mostrado um exemplo de como
devem ser as referências bibliográficas.
9) Dados biográficos - Os dados biográficos dos autores,
deverão estar na mesma ordem de autores colocados no
início do trabalho, e deverão conter basicamente os seguintes
dados:
• Nome Completo (em negrito e sublinhado);
• Local e ano de nascimento;
• Local e ano de Graduação e Pós-Graduação;
• Experiência Profissional (Instituições e empresas em
que já trabalhou, número de patentes obtidas, áreas de
atuação, atividades científicas relevantes, sociedades
científicas a que pertencem, etc.).
Caso sejam utilizados os itens adicionais: Nomenclatura;
Apêndices e Agradecimentos, devem ser observadas as
seguintes instruções:
10) Nomenclatura - A nomenclatura consiste na definição
das grandezas e símbolos utilizados ao longo do trabalho.
Não é obrigatória a sua inclusão e este item não é numerado
como subtítulo. Se este item for incluído, deve preceder o
item Introdução. Caso os autores optem por não incluir este
item, as definições das grandezas e símbolos utilizados
devem ser incluídas ao longo do texto, logo após o seu
aparecimento. No início destas normas é apresentado um
exemplo para este item opcional.
11) Agradecimentos - Os agradecimentos a eventuais
colaboradores não recebem numeração e devem ser
colocadas no texto, antes das referências bibliográficas. No
final deste trabalho é mostrado um exemplo de como podem
ser feitos estes agradecimentos.
OBSERVAÇÃO: Na última página do artigo os autores
devem distribuir o conteúdo uniformemente, utilizando-se
ambas as colunas, de tal forma que estejam paralelas quanto
ao fechamento das mesmas.
B. Organização das Seções do Trabalho
A organização do trabalho em títulos e subtítulos, serve
para dividi-lo em seções, que ajudam o leitor a encontrar
determinados assuntos de interesse dentro do trabalho.
Também auxiliam os autores a desenvolverem de forma
ordenada seu trabalho. Os títulos devem ser organizados em
seções primárias, secundárias e terciárias.
As seções primárias são os títulos de seções propriamente
ditos. São grafados em letras maiúsculas no centro da coluna,
separadas por uma linha em branco anterior e uma posterior,
e utilizam numeração romana e seqüencial.
As seções secundárias são os subtítulos das seções.
Apenas a primeira letra das palavras que a compõe, são
grafadas em letra maiúscula, na margem esquerda da coluna
sendo separada do resto texto por uma linha em branco
anterior. A designação das seções secundárias é feita com
letras maiúsculas, seguidas de um ponto. Utilizam grafia em
itálico.
As seções terciárias são subdivisões das seções
secundárias. Apenas a primeira letra da primeira palavra que
a compõe é grafada em letra maiúscula, seguindo o
espaçamento dos parágrafos. A designação das seções
terciárias é feita com algarismos arábicos, seguidos de um
parêntese. Utilizam grafia em itálico.
III. OUTRAS NORMAS
Figuras, tabelas e equações devem obedecer as normas
apresentadas a seguir.
A. Figuras e Tabelas
As tabelas e figuras (desenhos ou reproduções
fotográficas) devem ser intercaladas no texto logo após
serem citadas pela primeira vez, desde que caibam dentro dos
limites da coluna; caso necessário, utilizar toda a área útil da
página. A legenda deve ser situada acima da tabela, enquanto
que na figura deve ser colocado abaixo da mesma. As tabelas
devem possuir títulos e são designadas pela palavra Tabela,
sendo numeradas em algarismos romanos, seqüencialmente.
83
∆I L = I o +
3 Vi
.
2 Z
(1)
Onde:
∆I L
Io
Vi
Z
- Corrente de pico no indutor ressonante.
- Corrente de carga.
- Tensão de alimentação.
- Impedância característica do circuito ressonante.
IV. CONCLUSÕES
Este artigo foi integralmente editado conforme as normas
apresentadas para submissão de artigos em português.
AGRADECIMENTOS
Os autores agradecem a Fulano de Tal, pela colaboração
neste trabalho. Este projeto foi financiado pelo CNPq
(processo xxyyzz).
Fig. 1. Curva de magnetização em função do campo aplicado.
(Observe que o termo “Fig.” é abreviado. Existe um ponto após o
número da figura, seguido de dois espaços antes da legenda).
As figuras necessitam de título, legenda, e são designadas
pela palavra Figura no texto, numeradas em algarismos
arábicos, seqüencialmente, conforme exemplo. A designação
das partes de uma figura, é feita pelo acréscimo de letras
minúsculas ao número da figura, separadas por ponto,
começando pela letra a, como por exemplo, Figura 1.a.
Com o intuito de facilitar a compreensão das figuras, a
definição dos eixos das mesmas deve ser feita utilizando-se
palavras e não letras, exceto no caso de formas de onda e
planos de fase. As unidades devem ser expressas entre
parênteses. Por exemplo, utilize a denominação
“Magnetização (A/m)”, ao invés de “M (A/m)”.
As figuras e tabelas devem ser posicionadas no início ou
no final das colunas, evitando-as no meio das colunas.
Devem ser evitadas tabelas e figuras, cujas dimensões
ultrapassem as dimensões das colunas.
B. Abreviações e Siglas
As abreviações a serem utilizadas no texto, devem ser
definidas na primeira vez em que aparecerem, como por
exemplo, “... Modulação por Largura de Pulso (PWM)...”.
C. Equações
A numeração das equações deve ser colocada entre
parênteses, na margem direita, como no exemplo abaixo. As
equações devem ser editadas de forma compacta, estar
centralizadas na coluna e devem utilizar o estilo itálico. Caso
não seja usada no início do texto uma nomenclatura, as
grandezas devem ser definidas logo após as equações em que
são indicadas.
84
[1] C. T. Rim, D. Y. Hu, G. H. Cho, “Transformers as
Equivalent Circuits for Switches: General Proof and D-Q
Transformation-Based Analysis”, IEEE Transactions on
Industry Applications, vol. 26, no. 4, pp. 832-840,
July/August 1990.
[2] E. A. Vendrusculo, J. A. Pomilio, “Motores de Indução
Acionados por Inversores PWM-VSI: Estratégia para
Atenuação de Sobretensões”, Revista Eletrônica de
Potência - SOBRAEP, vol. 08, no. 1, pp. 49-56, Junho
2003.
[3] N. Mohan, T. M. Undeland, W. P. Robbins, Power
Electronics: converters, applications, and design, John
Wiley & Sons, 2a Edição, Nova Iorque, 1995.
[4] S. A. González, M. I. Valla, and C. H. Muravchik, “A
Phase Modulated DGPS Transmitter Implemented with a
CMRC”, in Proc. of COBEP, vol. 02, pp. 553-558, 2001.
DADOS BIOGRÁFICOS
Fulano de Tal, nascido em 30/02/1960 em Talópoli é
engenheiro eletricista (1983), mestre (1985) e doutor em
Engenharia Elétrica (1990) pela Universidade de Tallin.
Ele foi, de 1990 a 1995, coordenador do Laboratório de
Tal. Atualmente é professor titular da Universidade de Tal.
Suas áreas de interesse são: eletrônica de potência, qualidade
do processamento da energia elétrica, sistemas de controle
eletrônicos e acionamentos de máquinas elétricas.
Dr. Tal é membro fundador da SOBRAEP e membro da
SBA e IEEE. Durante o período de 1998 até 2000 foi editor
da Revista Eletrônica de Potência da SOBRAEP.

eletrônica de potência

Transcrição

Documentos relacionados

ficha 2 - ABciências.Webnode.pt

a importância da ortodontia preventiva e

Pseudomonas syringae pv. actinidiae Takikawa et. al. em plantas de

Histograma - Lupércio F. Bessegato

Iniciar Sessão - www.mosteiroecavado.net

Calefactor Fan heater Convecteur soufflant Aquecedor

TRANSMISSÃO CD4E

FICHA TÉCNICA PRODUTO PASTILHAS DE VIDRO

- CEFET-MG Campus VIII

Processo de restauração de fábrica – Hardware