C:\usr\tani\LS

1
2
3
4
5
6
7
8
Text
VCC
D
0.1uF
1 XTAL1
8
OE
Vdd
4
5
GND OUT
19.668MHz
ADBUS
CLK
U7
1
U6A
VCC
CLK
U2A
7
19
29
18
30
28
16
17
14
9
8
10
11
15
6
12
24
25
3
C1
4.7uF
VCC
RST
74HC08
U1
1
Vcc
2
GND
3
Vout
U3A
PST591C
R1
1
U3B
2
3
4
RST
10K
C2
0.1uF
74HC14
D0
D1
D2
D3
D4
D5
D6
D7
74HC14
C
VCC
1
VCC
D0
D1
D2
D3
D4
D5
D6
D7
C7
0.1uF
MREQ
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
IORQ
MREQ
RD
WR
2
A
3
B
1
4
Y0
5
Y1
6
Y2
7
Y3
G
ROM
RAM
74HC139
VCC
C10
0.1uF
U6B
A6
A7
14
A
13
B
IORQ
15
G
12
Y0
11
Y1
10
Y2
9
Y3
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
10
9
8
7
6
5
4
3
25
24
21
23
2
RD
WR
22
OE
27
WE
26
CS2
20
CS1
RAM
VCC
CS0
CS1
U8
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
D0
D1
D2
D3
D4
D5
D6
D7
11
12
13
15
16
17
18
19
D0
D1
D2
D3
D4
D5
D6
D7
ROM
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
RD
VCC
VCC
GND
28
14
20
1
10
9
8
7
6
5
4
3
25
24
21
23
2
26
27
22
C12
0.1uF
RAM
CE
Q0
VPP
Q1
A0
Q2
A1
Q3
A2
Q4
A3
Q5
A4
Q6
A5
Q7
A6
A7
A8
A9
A10
A11
A12
A13 VCC
A14
OE GND
11
12
13
15
16
17
18
19
D0
D1
D2
D3
D4
D5
D6
D7
VCC
28
14
C14
0.1uF
ROM
C
74HC139
CPU
VCC
1
2
3
4
5
6
7
8
9
A14
A15
27
CLK
BUSACK
20
NMI
HALT
31
BUSREQ
M1
32
INT
RFSH
34
RST
A0
35
WAIT
A1
36
D0
A2
37
D1
A3
38
D2
A4
39
D3
A5
40
D4
A6
41
D5
A7
42
D6
A8
43
D7
A9
44
NC
A10
1
NC
A11
2
NC
A12
3
NC
A13
4
A14
5
A15
13
22
VCC
IORQ
21
MREQ
33
23
GND
RD
26
WR
2
VCC
U4
16
INT0
INT1
GND VCC
C4
8
D
RA1
4.7K
2
3
4
5
6
7
8
9
A0
A1
A2
A3
A4
A5
A6
A7
2
3
4
5
6
7
8
9
A8
A9
A10
A11
A12
A13
A14
A15
1
RA2
4.7K
VCC
B
B
RA3
4.7K
4
U3C
U2B
5
6
5
74HC14
U3D
74HC08
VCC3V
1
CN1
5V
GND
1
2
C3
47uF
C5
0.1uF
C6
0.1uF
C9
0.1uF
I
O
74HC08
C8
4.7uF
VCC
12
C11
0.1uF
U2D
13
74HC08
11
11
VCC
C13
0.1uF
A
8
74HC14
U3E
10
2
G
VCC
9
U2C
8
3
VCC
9
U5
TA48033S
6
10
74HC14
U3F
74HC14
13
12
A
Title
Size
X7043,X7023 sample circuit
Number
000
A3
Date:
File:
1
2
3
4
5
6
Revision
-
24-May-2004
Sheet 1of 3
C:\usr\tani\LSI\X3203AX4\circuit\samp\samp.ddb
Drawn By:
7
8
1
2
3
4
5
6
7
8
ADBUS
21
22
23
24
25
POUT6
PDIR6
SON6
CLR6
INP6
ALM6
EA6
EB6
MARK5
MARK1
ERROR2
MOVE2
POUT2
PDIR2
SON2
CLR2
INP2
ALM2
EA2
EB2
86
85
84
83
82
81
80
79
78
77
76
ORG5
+EL5
-EL5
93
92
91
90
89
ORG1
+EL1
-EL1
+SLD1
-SLD1
470
MARK6
OUT4
R6 470
OUT5
R7 470
OUT6
R8
470
OUT7
R9
470
0.1uF
16
15
14
13
12
11
10
9
IN0
IN1
IN3
2
SYNC
CLRA4
CLRA3
CLRA2
CLRA1
OUT11
OUT10
OUT9
OUT8
CP3
CP2
CP1
CP0
IN4
16
15
14
13
12
11
10
9
16
15
14
13
12
11
10
9
/OUT4
/OUT1
/OUT2
D
/OUT3
Co a
Em a
Co b
Em b
Co c
Em c
Co d
Em d
/OUT5
/OUT6
/OUT7
Co a
Em a
Co b
Em b
Co c
Em c
Co d
Em d
+12V
An a
Ca a
An b
Ca b
An c
Ca c
An d
Ca d
1
2
3
4
5
6
7
8
Co a
Em a
Co b
Em b
Co c
Em c
Co d
Em d
An a
Ca a
An b
Ca b
An c
Ca c
An d
Ca d
R10 1.2K
/IN0
R11 1.2K
/IN1
R12 1.2K
/IN2
R13 1.2K
/IN3
R14 1.2K
/IN4
R15 1.2K
/IN5
R16 1.2K
/IN6
R17 1.2K
/IN7
C
+12V
1
2
3
4
5
6
7
8
1
2
3
4
5
6
7
8
9
2
3
4
5
6
7
8
9
RA8
4.7K
VCC
VCC
2
3
4
5
6
7
8
9
INP2
ALM2
ORG2
MARK2
+EL2
-EL2
EA2
EB2
INP4
ALM4
ORG4
MARK4
+EL4
-EL4
EA4
EB4
2
3
4
5
6
7
8
9
RA7
10K
VCC
C16
0.1uF
0.1uF
C42
0.1uF
0.1uF
C41
0.1uF
C40
0.1uF
C39
0.1uF
C38
0.1uF
X7043
INP6
ALM6
ORG6
MARK6
+EL6
-EL6
EA6
EB6
2
3
4
5
6
7
8
9
5
RA12
10K
A
U10B
C37
C36
0.1uF
0.1uF
Title
X7043,X7023 sample circuit
X7023
Size
Number
000
A3
4
B
RA11
10K
VCC
VCC3V
7
18
44
54
73
94
C17
2
3
4
5
6
7
8
9
RA9
RA
37
VDDCORE
87
VDDCORE
2
3
4
5
6
7
8
9
INP5
ALM5
ORG5
MARK5
+EL5
-EL5
EA5
EB5
1
1
1
VCC
EZ1
EZ2
EZ3
EZ4
EZ5
EZ6
1
INP3
ALM3
ORG3
MARK3
+EL3
-EL3
EA3
EB3
RA10
10K
1
INP1
ALM1
ORG1
MARK1
+EL1
-EL1
EA1
EB1
1
1
1
2
3
4
5
6
7
8
9
2
3
4
5
6
7
8
9
IN0
IN1
IN2
IN3
IN4
IN5
IN6
IN7
VCC
RA6
10K
VDDOUT
VDDOUT
VDDOUT
VDDOUT
VDDOUT
VDDOUT
19
46
58
79
98
117
138
VDDOUT
VDDOUT
VDDOUT
VDDOUT
VDDOUT
VDDOUT
VDDOUT
VDDOUT
54
VDDCORE
126
VDDCORE
3
An a
Ca a
An b
Ca b
An c
Ca c
An d
Ca d
PC3Q66Q
PC4
Date:
File:
1
/OUT0
VCC
VCC
C43
U9B
16
15
14
13
12
11
10
9
PC3Q66Q
IN7
38
VSSCORE
88
VSSCORE
0.1uF
Co a
Em a
Co b
Em b
Co c
Em c
Co d
Em d
PC2
1
2
3
4
5
6
7
8
PC3
53 SYNC
OUT0
52
OUT1
51
OUT2
VSSOUT
VSSOUT
VSSOUT
VSSOUT
VSSOUT
VSSOUT
0.1uF
C18
An a
Ca a
An b
Ca b
An c
Ca c
An d
Ca d
PC3Q66Q
VCC
IN2
9
20
45
55
74
95
0.1uF
C19
55
VSSCORE
127
VSSCORE
0.1uF
C20
VSSOUT
VSSOUT
VSSOUT
VSSOUT
VSSOUT
VSSOUT
VSSOUT
VSSOUT
VSSOUT
0.1uF
C21
9
14
21
47
59
80
99
118
139
0.1uF
R5
IN6
MARK4
VCC3V
7
VCC
0.1uF
OUT3
60
61
62
63
64
65
66
67
68
69
70
71
72
RA5
10K
C22
470
ORG4
+EL4
-EL4
VCC
C23
R4
1
2
3
4
5
6
7
8
PC1
PC3Q66Q
B
C24
ORG6
+EL6
-EL6
OUT2
SYNC
OUT1
OUT0
37
38
39
40
41
42
43
44
45
IN7
IN6
IN5
IN4
IN3
IN2
IN1
IN0
56
OUT1
57
OUT0
ORG4
+EL4
-EL4
+SLD4
-SLD4
MARK4
78
77
76
75
74
73
VCC
C25
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
R3 470
IN5
RA4
10K
A
A3
A2
A1
A0
CS
EZ6
OUT1
OUT7
OUT6
OUT5
OUT4
OUT3
A3
A2
A1
A0
CS1
RST
75
R2 470
46
47
48
49
50
19
X7023
IN4
IN3
IN2
IN1
IN0
POUT4
PDIR4
SON4
CLR4
INP4
ALM4
EA4
EB4
EZ4
RST
U10A
D7
D6
D5
D4
D3
D2
D1
D0
EZ2
ORG2
+EL2
-EL2
+SLD2
-SLD2
MARK2
CP0
CP1
CP2
CP3
OUT8
OUT9
OUT10
OUT11
CLRA1
CLRA2
SYNC
39
40
41
42
43
MARK3
INP1
ALM1
EA1
EB1
EZ1
100
99
98
97
96
INP5
ALM5
EA5
EB5
EZ5
MARK2
ORG2
+EL2
-EL2
116
115
114
113
112
111
110
109
ORG2
+EL2
-EL2
+SLD2
-SLD2
MARK2
ERROR3
MOVE3
SON2
CLR2
INP2
ALM2
EA2
EB2
EZ2
125
124
123
122
121
120
119
POUT2
PDIR2
MARK1
ORG1
+EL1
-EL1
A4
A3
A2
A1
A0
CS
RD
WR
TEST(GND)
INT
OPU
OPD
CMP4
CMP3
CMP2
CMP1
IN7
IN6
IN5
IN4
IN3
IN2
IN1
IN0
INT0
RST
ORG3
+EL3
-EL3
CLK
VCC
OUT0
INT1
20
10
11
12
13
14
15
16
17
D7
D6
D5
D4
D3
D2
D1
D0
CNBUS
INT0
INT1
RST
U9A
X7043
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
8
CLK
CLR1
SON1
PDIR1
POUT1
MOVE1
ERROR1
RD
WR
TEST(GND)
INT
OPU
OPD
CMP2
CMP1
IN7
IN6
IN5
15
D3
16
D2
17
D1
18
D0
ORG3
+EL3
-EL3
+SLD3
-SLD3
MARK3
ERROR4
MOVE4
POUT4
PDIR4
SON4
CLR4
INP4
ALM4
EA4
EB4
EZ4
1
2
3
4
5
6
CLR5
SON5
PDIR5
POUT5
POUT3
PDIR3
SON3
CLR3
INP3
ALM3
EA3
EB3
EZ3
26
27
28
29
30
31
32
33
34
35
36
D3
D2
D1
D0
POUT3
PDIR3
SON3
CLR3
INP3
ALM3
EA3
EB3
EZ3
108
107
106
105
104
103
102
101
100
RD
WR
10
D7
11
D6
12
D5
13
D4
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
137
136
135
134
133
132
131
130
129
128
CLK
D7
D6
D5
D4
A4
A3
A2
A1
A0
CS0
RD
WR
C
8
OUT7
OUT6
OUT5
OUT4
OUT3
OUT2
CLK
CLR1
SON1
PDIR1
POUT1
MOVE1
ERROR1
48
49
50
51
52
53
1
2
3
4
5
6
OUT7
OUT6
OUT5
OUT4
OUT3
OUT2
CLR1
SON1
PDIR1
POUT1
SON2
CLR2
INP2
ALM2
EA2
EB2
EZ2
INP1
ALM1
EA1
EB1
EZ1
D
ORG1
+EL1
-EL1
+SLD1
-SLD1
MARK1
ERROR2
MOVE2
POUT2
PDIR2
144
143
142
141
140
INP1
ALM1
EA1
EB1
EZ1
IOBUS
6
Revision
-
24-May-2004
Sheet 2of 3
C:\usr\tani\LSI\X3203AX4\circuit\samp\samp.ddb
Drawn By:
7
8
1
2
3
4
5
6
7
8
IOBUS
CNBUS
VCC
1
R18
POUT1
1
R19
PDIR1
SON1
CLR1
R21 470
SON2
R22 470
CLR2
R23 470
1
2
3
4
5
6
7
8
PC5
16
15
14
13
12
11
10
9
MARK1
C
-EL1
+EL2
-EL2
POUT3
1
-PDIR1
R45
PDIR3
Co a
Em a
Co b
Em b
Co c
Em c
Co d
Em d
PC3Q66Q
+12V
1
An a
2
Ca a
3
An b
4
Ca b
5
An c
6
Ca c
7
An d
8
Ca d
Co a
Em a
Co b
Em b
Co c
Em c
Co d
Em d
/SON1
/CLR1
/CLR2
SON3
CLR3
R47 470
SON4
R48 470
CLR4
R49 470
R26 1.2K
R27 1.2K
/INP1
ALM3
/ALM1
ORG3
R28 1.2K
/ORG1
R29 1.2K
/MARK1
MARK3
An a
Ca a
An b
Ca b
An c
Ca c
An d
Ca d
R30 1.2K
/+EL1
-EL3
R31 1.2K
/-EL1
R32 1.2K
/+EL2
R33 1.2K
16
15
14
13
12
11
10
9
+EL3
+EL4
-EL4
/-EL2
PC3Q66Q
C15
0.1uF
EA1
EB1
EZ1
VCC
6
5
4
C26
0.1uF
6
5
4
C27
0.1uF
6
5
4
1
D1
1SS355
TLP113
PC12
Co a
Em a
Co b
Em b
Co c
Em c
Co d
Em d
Co a
Em a
Co b
Em b
Co c
Em c
Co d
Em d
TLP113
PC13
EA3
1
6
5
4
C44
0.1uF
+EB1
EB3
R35 220
6
5
4
-EB1
D3
1SS355
C45
0.1uF
+EZ1
EZ3
R36 220
3
VCC
-EA1
D2
1 1SS355
3
C35
0.1uF
+EA1
R34 220
3
6
5
4
-EZ1
TLP113
1
B
R24
POUT2
1
R25
PDIR2
ALM2
ORG2
MARK2
6
5
4
TLP113
PC15
C33
0.1uF -POUT2
16
15
14
13
12
11
10
9
A
EB2
EZ2
C28
0.1uF
C29
0.1uF
C30
0.1uF
VCC
6
5
4
6
5
4
6
5
4
An a
Ca a
An b
Ca b
An c
Ca c
An d
Ca d
16
15
14
13
12
11
10
9
/SON3
/CLR3
/CLR4
SON5
CLR5
R73 470
SON6
R74 470
CLR6
R75 470
R52 1.2K
R53 1.2K
/INP3
ALM5
/ALM3
ORG5
R54 1.2K
/ORG3
R55 1.2K
/MARK3
MARK5
1
2
3
4
5
6
7
8
R56 1.2K
/+EL3
-EL5
R57 1.2K
/-EL3
R58 1.2K
/+EL4
R59 1.2K
+EL6
-EL6
/-EL4
An a
Ca a
An b
Ca b
An c
Ca c
An d
Ca d
PC16
D7
1SS355
EA5
R60 220
Co a
Em a
Co b
Em b
Co c
Em c
Co d
Em d
Co a
Em a
Co b
Em b
Co c
Em c
Co d
Em d
+EB3
EB5
R61 220
6
5
4
C54
0.1uF
6
5
4
-EB3
D9
1SS355
+EZ3
EZ5
R62 220
3
VCC
-EA3
D8
1 1SS355
1
C53
0.1uF
+EA3
C55
0.1uF
6
5
4
-EZ3
TLP113
PC27
INP4
R38 1.2K
/ALM2
R39 1.2K
/ORG2
R40 1.2K
ALM4
ORG4
/MARK2
MARK4
C51
0.1uF -POUT4
16
15
14
13
12
11
10
9
1
1
D4
1SS355
R41 220
D5
1SS355
EA4
-EA2
C47
0.1uF
+EB2
R42 220
D6
1 1SS355
3
C46
0.1uF
+EA2
EB4
-EB2
C48
0.1uF
+EZ2
R43 220
EZ4
-EZ2
TLP113
VCC
6
5
4
6
5
4
6
5
4
-PDIR1
/SON1
/CLR1
/INP1
/ALM1
/ORG1
/MARK1
/+EL1
/-EL1
+EA1
-EA1
+EB1
-EB1
+EZ1
-EZ1
16
15
14
13
12
11
10
9
/SON5
/CLR5
/SON6
/CLR6
R78 1.2K
/INP5
-POUT2
R79 1.2K
/ALM5
R80 1.2K
/ORG5
R81 1.2K
/MARK5
R82 1.2K
/+EL5
R83 1.2K
/-EL5
R84 1.2K
/+EL6
R85 1.2K
-PDIR2
/SON2
/CLR2
/INP2
/ALM2
/ORG2
/MARK2
/+EL2
/-EL2
+EA2
-EA2
+EB2
-EB2
+EZ2
-EZ2
/-EL6
+12V
An a
Ca a
An b
Ca b
An c
Ca c
An d
Ca d
1
2
3
4
5
6
7
8
An a
Ca a
An b
Ca b
An c
Ca c
An d
Ca d
PC29
D13
1SS355
R86 220
3
TLP113
PC40
-EA5
D14
1 1SS355
1
+EB5
R87 220
3
-EB5
D15
1SS355
+EZ5
R88 220
3
-PDIR3
/SON3
/CLR3
/INP3
/ALM3
/ORG3
/MARK3
/+EL3
/-EL3
+EA3
-EA3
+EB3
-EB3
+EZ3
-EZ3
+EA5
-EZ5
1
1
R77
PDIR6
TLP113
PC42
3
470
INP6
/INP4
R64 1.2K
/ALM4
R65 1.2K
/ORG4
R66 1.2K
ALM6
ORG6
/MARK4
MARK6
-POUT4
C61
0.1uF -POUT6
-PDIR4
/SON4
/CLR4
/INP4
/ALM4
/ORG4
/MARK4
/+EL4
/-EL4
+EA4
-EA4
+EB4
-EB4
+EZ4
-EZ4
C62 0.1uF
6
5
4
-PDIR6
TLP113
PC43
R63 1.2K
6
5
4
3
470
-PDIR4
+5V
PC41
16
15
14
13
12
11
10
9
Co a
Em a
Co b
Em b
Co c
Em c
Co d
Em d
+12V
An a
Ca a
An b
Ca b
An c
Ca c
An d
Ca d
1
2
3
4
5
6
7
8
R89 1.2K
/INP6
R90 1.2K
/ALM6
R91 1.2K
/ORG6
R92 1.2K
/MARK6
+12V
PC3Q66Q
1
1
3
TLP113
PC31
1
TLP113
PC39
C52 0.1uF
6
5
4
1
2
3
4
5
6
7
8
3
TLP113
PC30
-POUT3
PC38
R76
POUT6
+12V
Co a
Em a
Co b
Em b
Co c
Em c
Co d
Em d
Co a
Em a
Co b
Em b
Co c
Em c
Co d
Em d
PC3Q66Q
+12V
1
An a
2
Ca a
3
An b
4
Ca b
5
An c
6
Ca c
7
An d
8
Ca d
VCC
TLP113
PC28
/INP2
6
5
4
3
470
R37 1.2K
+5V
PC26
3
R51
PDIR4
-PDIR5
TLP113
PC3Q66Q
3
TLP113
PC18
TLP113
PC25
1
-PDIR2
1
2
3
4
5
6
7
8
3
TLP113
PC17
1
3
470
C60 0.1uF
6
5
4
An a
Ca a
An b
Ca b
An c
Ca c
An d
Ca d
PC3Q66Q
PC37
16
15
14
13
12
11
10
9
+EL5
-POUT1
PC35
1
2
3
4
5
6
7
8
PC36
16
15
14
13
12
11
10
9
INP5
+5V
TLP113
R72 470
/SON4
C59
0.1uF -POUT5
PC3Q66Q
TLP113
PC24
C34 0.1uF
6
5
4
TLP113
PC34
VCC
3
1
PC3Q66Q
EA2
470
Co a
Em a
Co b
Em b
Co c
Em c
Co d
Em d
6
5
4
3
+12V
PC23
R50
POUT4
+12V
Co a
Em a
Co b
Em b
Co c
Em c
Co d
Em d
R71
PDIR5
PC3Q66Q
+12V
1
An a
2
Ca a
3
An b
4
Ca b
5
An c
6
Ca c
7
An d
8
Ca d
VCC
TLP113
PC7
INP2
+5V
PC14
3
470
1
TLP113
3
470
C50 0.1uF
-PDIR3
+5V
PC33
3
PC3Q66Q
PC11
VCC
POUT5
6
5
4
An a
Ca a
An b
Ca b
An c
Ca c
An d
Ca d
PC3Q66Q
PC22
+12V
1
2
3
4
5
6
7
8
R70
PC32
1
2
3
4
5
6
7
8
PC21
16
15
14
13
12
11
10
9
INP3
1
TLP113
R46 470
/SON2
VCC
C49
0.1uF -POUT3
470
TLP113
PC20
VCC
16
15
14
13
12
11
10
9
6
5
4
3
470
Co a
Em a
Co b
Em b
Co c
Em c
Co d
Em d
+5V
PC19
3
C32 0.1uF
6
5
4
An a
Ca a
An b
Ca b
An c
Ca c
An d
Ca d
PC3Q66Q
PC6
16
15
14
13
12
11
10
9
+EL1
R44
PC10
VCC
ORG1
1
TLP113
R20 470
ALM1
VCC
C31
0.1uF -POUT1
470
TLP113
PC9
3
470
INP1
6
5
4
3
470
D
+5V
PC8
D10
1SS355
+EA4
EA6
R67 220
VCC
-EA4
D11
1SS355
+EB4
EB6
R68 220
C57
0.1uF
+EZ4
EZ6
R69 220
6
5
4
6
5
4
-EB4
D12
1 1SS355
3
C56
0.1uF
C58
0.1uF
6
5
4
-EZ4
TLP113
PC44
1
3
TLP113
PC45
1
3
TLP113
PC46
D16
1SS355
R93 220
D17
1SS355
R94 220
D18
1 1SS355
3
R95 220
+EA6
2
3
5
CN2
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
-POUT5
-PDIR5
/SON5
/CLR5
/INP5
/ALM5
/ORG5
/MARK5
/+EL5
/-EL5
+EA5
-EA5
+EB5
-EB5
+EZ5
-EZ5
-POUT6
-PDIR6
/SON6
/CLR6
/INP6
/ALM6
/ORG6
/MARK6
/+EL6
/-EL6
+EA6
-EA6
+EB6
-EB6
+EZ6
-EZ6
IN0
IN1
IN2
IN3
IN4
IN5
IN6
IN7
OUT0
OUT1
OUT2
OUT3
OUT4
OUT5
OUT6
OUT7
+5V
C64
47uF
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
CN3
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
D
C
B
60P
-EA6
+EB6
A
-EB6
+EZ6
Title
Size
-EZ6
TLP113
4
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
80P
C63
47uF
X7043,X7023 sample circuit
Number
6
Revision
000
A3
Date:
File:
1
+5V
-
24-May-2004
Sheet 3 of 3
C:\usr\tani\LSI\X3203AX4\circuit\samp\samp.ddb
Drawn By:
7
8