Enunciados dos Trabalhos Práticos - New Page 1

Trabalho TP1
Sistemas Digitais - Laboratórios
Trabalho Prático 1
Introdução aos Trabalhos de Laboratório (Hardware/Software)
Turma: ____________
Grupo: ______
__________________________________________________________________________
__________________________________________________________________________
I
Considere um circuito com o seguinte diagrama lógico:
A
G
B
F
C
a) Com o auxílio do software Xilinx complete o seguinte diagrama temporal, considerando
desprezáveis os tempos de propagação:
A
B
C
G
F
b) A partir do diagrama temporal, complete a seguinte Tabela de Verdade da função F.
Entradas
Saída
A
B
C
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
F
Universidade dos Açores – Departamento de Matemática
1
Trabalho TP1
Sistemas Digitais - Laboratórios
c) Identifique os três circuitos integrados necessários para montar o circuito e, com base
nos seus catálogos, complete a seguinte informação:
Porta Lógica NOT:
circuito integrado:
Esquema Interno:
74LS
Tabela de Verdade:
Alimentação:
Entrada
Saída
A
Y
0
VCC → pino _____
GND → pino _____
1
Valores de tensão limite:
(amr - absolute maximum rating)
VCC amr
Vinput amr
=
=
V
V
Valores de tensão
recomendados:
VCC nom
VIH min
VIL max
=
=
=
Valores de tensão
característicos:
V
V
V
VOH min
VOL max
=
=
V
0,4 V
Tempos de atraso máximos:
tPLH
tPHL
=
=
ns
ns
Porta Lógica OR:
circuito integrado:
Esquema Interno:
74LS
Tabela de Verdade:
Entradas
Alimentação:
VCC → pino _____
GND → pino _____
Valores de tensão limite:
(amr - absolute maximum rating)
VCC amr
Vinput amr
=
=
=
=
=
B
0
0
0
1
1
0
1
1
Y
V
V
Valores de tensão
recomendados:
VCC nom
VIH min
VIL max
A
Saída
Valores de tensão
característicos:
V
V
V
VOH min
VOL max
=
=
V
0,4 V
Universidade dos Açores – Departamento de Matemática
Tempos de atraso máximos:
tPLH
tPHL
=
=
ns
ns
2
Trabalho TP1
Sistemas Digitais - Laboratórios
Porta Lógica AND:
circuito integrado:
Esquema Interno:
74LS
Tabela de Verdade:
Entradas
Alimentação:
VCC → pino _____
GND → pino _____
Valores de tensão limite:
(amr - absolute maximum rating)
VCC amr
Vinput amr
=
=
=
=
=
B
0
0
0
1
1
0
1
1
Y
V
V
Valores de tensão
recomendados:
VCC nom
VIH min
VIL max
A
Saída
Valores de tensão
característicos:
V
V
V
VOH min
VOL max
=
=
0,4
Tempos de atraso máximos:
V
V
Universidade dos Açores – Departamento de Matemática
tPLH
tPHL
=
=
ns
ns
3
Trabalho TP1
Sistemas Digitais - Laboratórios
d)
Considere os seguintes valores lógicos nas entradas e na saída:
A 1
0→1
0→1
B 0
0→1
C 1
0
F
Calcule o tempo máximo necessário para que a saída F apresente o valor lógico 1 após
a mudança do valor lógico da entrada A de 1 para 0.
(na figura são apresentadas as alterações provocadas nos valores das saídas das portas
lógicas)
e) Calcule o tempo máximo de propagação do circuito.
f)
Crie um esquema do circuito, completando o respectivo diagrama lógico. Para o efeito,
identifique para cada porta lógica o circuito integrado usado e o número dos pinos de
entrada e saída utilizados.
A
B
C
Universidade dos Açores – Departamento de Matemática
F
4
Trabalho TP1
Sistemas Digitais - Laboratórios
g) Desenhe na página 6 o circuito que irá montar na placa de montagem e todas as suas
ligações a componentes do Módulo de Teste (ligações à fonte de alimentação, a
interruptores e a LEDs).
h) Monte o circuito que desenhou na placa de montagem. Ligue as entradas do circuito aos
interruptores existentes no Módulo de Teste e a saída a um indicador lógico (LED).
Verifique o seu funcionamento, confrontando os resultados obtidos com a Tabela de
Verdade da alínea b.
i)
Aplique a todas as entradas o valor lógico 0. Com o auxílio da ponta de prova lógica,
verifique os valores das saídas das portas lógicas e preencha o seguinte diagrama:
A 0
LED aceso: ____
valor lógico: ____
LED aceso: ____
valor lógico: ____
B 0
G
C 0
j)
LED aceso: ____
valor lógico: ____
F
Complete a seguinte Tabela de Verdade. Para o efeito, faça variar os valores das
entradas A e B do circuito e anote os valores obtidos, com o auxílio da ponta de prova
lógica, na saída do CI 74LS32.
Entradas
A
B
0
0
1
1
0
1
0
1
Saída
G
k) Aplique a todas as entradas o valor lógico 1. Com os dados obtidos na alínea c e com o
auxílio do voltímetro do Módulo de Teste (na escala de 20V), preencha o diagrama da
página 7.
Universidade dos Açores – Departamento de Matemática
5
V1
A B C D E F
V2
G H I J K L
A B C D E F
V1
G H I J K L
A B C D E F
V2
G H I J K L
A B C D E F
G H I J K L
1
1
1
1
2
2
2
2
3
3
3
3
4
4
4
4
5
5
5
5
6
6
6
6
7
7
7
7
8
8
8
8
9
9
9
9
10
10
10
10
11
11
11
11
12
12
12
12
13
13
13
13
14
14
14
14
15
15
15
15
16
16
16
16
17
17
17
17
18
18
18
18
19
19
19
19
20
20
20
20
21
21
21
21
22
22
22
22
23
23
23
23
24
24
24
24
25
25
25
25
26
26
26
26
27
27
27
27
28
28
28
28
V3
1
a
b
c
d
e
f
2
3
4
5
6
7
8
V4
V3
9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30
1
a
b
c
d
e
f
a
b
c
d
e
f
2
3
4
5
6
7
8
V4
9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30
a
b
c
d
e
f
6
VIH max =
VI medido =
VIH min =
5 V
V
V
VOL max =
VO medido =
VOL min =
A
1
B
1
0
V
V
0 V
VIL max =
VI medido =
VIL min =
VIH max =
VI medido =
VIH min =
5 V
V
V
V
V
0 V
VOH max =
VO medido =
VOH min =
1
5 V
V
V
VIH max =
VI medido =
VIH min =
5 V
V
V
VOH max =
VO medido =
VOH min =
5 V
V
V
F
C
1
VIH max =
VI medido =
VIH min =
5 V
V
V
1
7
Trabalho TP2
Sistemas Digitais - Laboratórios
Trabalho Prático 2
Funções Booleanas / Circuitos Combinacionais SSI
Turma: ____________
Grupo: ______
__________________________________________________________________________
__________________________________________________________________________
I
Uma casa dispõe de um alarme que efectua a cobertura de quatro salas, cada uma
possuindo um detector de movimento D1, D2, D3 e D4. Quando se verificam
movimentos nas salas, os respectivos detectores mudam o seu valor de 0 para 1.
A função alarme deverá assumir o valor 1 sempre se verifique movimento em: dois
quartos próximos, isto é, com números consecutivos (D4 e D1 também); três ou mais
quartos.
a) Complete a seguinte Tabela de Verdade da função alarme:
Entradas
Saída
D1
D2
D3
D4
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Universidade dos Açores – Departamento de Matemática
F
1
Sistemas Digitais - Laboratórios
Trabalho TP2
b) Obtenha expressões booleanas para a função alarme:
i)
Determine a função F sob a forma de soma de produtos (expressa em minitermos)
ii) Determine a função F sob a forma de produto de somas (expressa em maxitermos)
c) Partindo da Tabela de Verdade, obtenha uma expressão simplificada da função na forma
de soma de produtos, aplicando Mapas de Karnaugh.
d) Partindo da Tabela de Verdade, obtenha uma expressão simplificada da função na forma
de produto de somas, aplicando Mapas de Karnaugh.
Universidade dos Açores – Departamento de Matemática
2
Sistemas Digitais - Laboratórios
Trabalho TP2
e) Comprove a igualdade das expressões obtidas nas alíneas c e d através da Álgebra de
Boole (obtenha a expressão da alínea d a partir da da alínea c). Indique quais os
teoremas (postulados, propriedades e leis) aplicados.
f)
Desenhe o diagrama lógico correspondente à expressão obtida na alínea d, utilizando
apenas portas AND e OR de duas entradas. Identifique a saída como F1.
g) Desenhe um novo diagrama lógico correspondente à expressão obtida na alínea d,
utilizando apenas portas NOR de duas entradas e portas NOT.
Identifique a saída como F2.
i)
Obtenha a nova expressão.
ii) Desenhe o novo diagrama lógico.
iii) Crie um esquema do circuito, completando o respectivo diagrama lógico.
Universidade dos Açores – Departamento de Matemática
3
Sistemas Digitais - Laboratórios
Trabalho TP2
h) Desenhe um novo diagrama lógico correspondente à expressão obtida na alínea d,
utilizando apenas portas NAND de duas entradas e portas NOT.
Identifique a saída como F3.
i)
Obtenha a nova expressão.
ii) Desenhe o novo diagrama lógico.
i)
Crie esquemas dos circuitos, completando os diagramas lógicos das alíneas f e h-ii. Para
o efeito, identifique para cada porta lógica o circuito integrado usado e o número dos
pinos de entrada e saída utilizados.
j)
Indique as referências e as quantidades de circuitos integrados necessários para montar
os circuitos das alíneas f, g-ii e h-ii.
i)
circuito da alínea f
ii) circuito da alínea g-ii
iii) circuito da alínea h-ii
Universidade dos Açores – Departamento de Matemática
4
Sistemas Digitais - Laboratórios
Trabalho TP2
k) Calcule os tempos máximos de propagação dos circuitos das alíneas f, g-ii e h-ii.
Identifique uma circunstância em que se possa verificar esse tempo na actualização do
estado da saída após a alteração do estado de uma das entradas. Para o efeito, indique
os estados inicial e final das entradas e saídas dos circuitos, e as transições de estado
verificadas nas saídas das portas lógicas.
i)
circuito da alínea f
estados inicial e final das entradas e saída :
transições de estado verificadas nas saídas das portas lógicas :
tempo máximo de propagação do circuito :
ii) circuito da alínea g-ii
estados inicial e final das entradas e saída :
transições de estado verificadas nas saídas das portas lógicas :
tempo máximo de propagação do circuito :
iii) circuito da alínea h-ii
estados inicial e final das entradas e saída :
transições de estado verificadas nas saídas das portas lógicas :
tempo máximo de propagação do circuito :
Universidade dos Açores – Departamento de Matemática
5
Sistemas Digitais - Laboratórios
l)
Trabalho TP2
Com o auxílio do software Xilinx complete o seguinte diagrama temporal, considerando
desprezáveis os tempos de propagação. Confronte os resultados obtidos com a tabela
de verdade da alínea a.
D1
D2
D3
D4
F1
F2
F3
m) Desenhe na página 7, com base no diagrama lógico obtido na alínea g-ii, o circuito que
irá montar na placa de montagem, identificando as entradas e saídas. Escreva no interior
dos circuitos integrados a sua referência (74LSxx) e desenhe a marca que indica a
numeração dos pinos.
n) Monte o circuito que desenhou na placa de montagem. Ligue as entradas do circuito aos
interruptores existentes no Módulo de Teste e a saída a um indicador lógico (LED).
Verifique o seu funcionamento, confrontando os resultados obtidos com a tabela de
verdade da alínea a.
Universidade dos Açores – Departamento de Matemática
6
V1
A B C D E F
V2
G H I J K L
A B C D E F
V1
G H I J K L
A B C D E F
V2
G H I J K L
A B C D E F
G H I J K L
1
1
1
1
2
2
2
2
3
3
3
3
4
4
4
4
5
5
5
5
6
6
6
6
7
7
7
7
8
8
8
8
9
9
9
9
10
10
10
10
11
11
11
11
12
12
12
12
13
13
13
13
14
14
14
14
15
15
15
15
16
16
16
16
17
17
17
17
18
18
18
18
19
19
19
19
20
20
20
20
21
21
21
21
22
22
22
22
23
23
23
23
24
24
24
24
25
25
25
25
26
26
26
26
27
27
27
27
28
28
28
28
V3
1
a
b
c
d
e
f
2
3
4
5
6
7
8
V4
V3
9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30
1
a
b
c
d
e
f
a
b
c
d
e
f
2
3
4
5
6
7
8
V4
9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30
a
b
c
d
e
f
7
Trabalho TP3
Sistemas Digitais - Laboratórios
Trabalho Prático 3
Circuitos Combinacionais MSI
Turma: ____________
Grupo: ______
__________________________________________________________________________
__________________________________________________________________________
I
Considere um somador completo:
Ai
Ci+1
Bi
Ci
SC
Σi
a) Complete a Tabela de Verdade:
Ci
Ai
Bi
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
Σi
Ci+1
b) Obtenha, com o auxílio dos Mapas de Karnaugh, as expressões das saídas Σi e Ci+1.
Ai Bi
Ci
Ai Bi
00
01
11
10
Ci
00
0
0
1
1
01
11
10
Σi =
Ci+1 =
Universidade dos Açores – Departamento de Matemática
1
Trabalho TP3
Sistemas Digitais - Laboratórios
c) Desenhe o diagrama lógico do circuito.
d) Considere o circuito com o esquema abaixo apresentado. Identifique as suas entradas e
saídas e descreva a sua função.
A4
C4
B4
A3
B3
A2
B2
SC
SC
SC
Σ4
Σ3
Σ2
A1
B1
SC
C0
Σ1
e) Através da Tabela Funcional do catálogo do Circuito Integrado 74LS283 obtenha os
resultados das somas de 11 por 9 e de 6 por 5:
A = 1110 = 10112 ( A4=1; A3=0; A2=1; A1=1 )
B = 910 = 10012 ( B4=1; B3=0; B2=0; B1=1 )
C0 = 0
C0
A1
C0
B1
A4
A2
A3
B2
A2
Σ1
A1
Σ2
B4
C2
B3
A3
B2
B3
B1
A4
C4
B4
Σ4
Σ3
Σ3
Σ4
Σ2
C4
Σ1
A = 610 = ______ 2 ( A4=__; A3=__; A2=__; A1=__ )
B = 510 = ______ 2 ( B4=__; B3=__; B2=__; B1=__ )
C0 = 0
C0
A1
C0
B1
A4
A2
A3
B2
A2
Σ1
A1
Σ2
B4
C2
B3
A3
B2
B3
B1
Universidade dos Açores – Departamento de Matemática
A4
C4
B4
Σ4
Σ3
Σ3
Σ4
Σ2
C4
Σ1
2
Trabalho TP3
Sistemas Digitais - Laboratórios
II
Considere um comparador de 2 bits:
A1
B1
A = B Î A>B = 0 ; A<B = 0
A > B Î A>B = 1 ; A<B = 0
A < B Î A>B = 0 ; A<B = 1
A0
B0
C
A>B
A<B
a) Complete a Tabela de Verdade:
A1
A0
B1
B0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
A>B A<B
b) Obtenha, com o auxílio dos Mapas de Karnaugh, as expressões das saídas A>B e A<B.
B1 B0
A1 A0
B1 B0
00
01
11
10
A1 A0
00
00
01
01
11
11
10
10
00
01
11
10
A>B =
A<B =
Universidade dos Açores – Departamento de Matemática
3
Trabalho TP3
Sistemas Digitais - Laboratórios
c) Desenhe o diagrama lógico do circuito.
d) Considere o circuito com o esquema abaixo apresentado. Identifique as suas entradas e
saídas e descreva a sua função.
A3
A>B out
B3
A2
C
A<B out
B2
A1
C
B1
A0
C
B0
A>B in
C
A<B in
e) Através da Tabela Funcional do catálogo do Circuito Integrado 74LS85 obtenha o
resultado da comparação entre 11 e 10:
A = 1110 = 10112 ( A3=1; A2=0; A1=1; A0=1 )
B = 1010 = 10102 ( B3=1; B2=0; B1=1; B0=0 )
SAÍDAS
ENTRADAS DE COMPARAÇÂO
f)
A3, B3
A2, B2
A1, B1
A0, B0
A>B
A3___B3
A2___B2
A1___B1
A0___B0
A<B
A=B
Através da Tabela Funcional do catálogo do Circuito Integrado 74LS85 complete o
seguinte quadro considerando que A=B:
SAÍDAS
ENTRADAS DE CASCATA
A>B
A<B
A=B
0
0
0
0
0
0
1
1
0
0
1
1
1
0
0
1
1
1
0
1
1
1
0
1
A>B
Universidade dos Açores – Departamento de Matemática
A<B
A=B
4
Trabalho TP3
Sistemas Digitais - Laboratórios
III Considere um circuito selector de dados (multiplexer):
A
A/B = 0 Î Y = A
A/B = 1 Î Y = B
A/B
B
SD
Y
a) Complete a Tabela de Verdade:
A/B
A
B
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
Y
b) Obtenha, com o auxílio do Mapa de Karnaugh, a expressão da saída Y.
AB
A/B
0
00
01
11
10
1
Y=
c) Desenhe o diagrama lógico do circuito.
Universidade dos Açores – Departamento de Matemática
5
Trabalho TP3
Sistemas Digitais - Laboratórios
d) Considere o circuito com o esquema abaixo apresentado. Identifique as suas entradas e
saídas e descreva a sua função.
4A
4B
3A
SD
3B
2A
2B
SD
SD
3Y
2Y
1A
1B
SD
A/B
4Y
1Y
e) Através da Tabela Funcional do catálogo do Circuito Integrado 74LS157 complete a
seguinte Tabela de Verdade:
ENTRADAS
SAÍDA
STROBE
SELECT
G
A/B
A
B
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Universidade dos Açores – Departamento de Matemática
Y
6
Trabalho TP3
Sistemas Digitais - Laboratórios
IV Considere um circuito que recebe dois números X e Y de 4 bits. Se X for maior que Y, o
circuito devolve a diferença entre X e Y, mas se não for, devolve a sua soma.
a) Projecte o circuito com um CI 74LS85 (comparador), um CI 74LS157 (selector), um CI
74LS283 (somador completo), um CI 74LS08 (portas lógicas AND) e um CI 74LS04
(portas lógicas NOT), e complete o esquema da página 9:
- introduza as portas lógicas AND e NOT necessárias;
- desenhe as ligações entre entradas, CI’s, portas lógicas e saídas;
- desenhe eventuais ligações entre CI’s e Vcc/GND.
- identifique as referências de todos os CI’s;
- identifique o número dos pinos dos CI’s;
b) Desenhe na página 10 um esquema para a montagem do circuito na placa de ensaio.
Identifique as ligações à fonte de alimentação e todas as entradas e saídas do circuito.
c) Monte o circuito que desenhou na placa de ensaios. Ligue as entradas do circuito aos
comutadores de duas posições existentes no Módulo de Teste e as saídas aos
indicadores lógicos (LEDs). Com os resultados obtidos complete a seguinte tabela:
ENTRADAS
SAÍDAS
SAÍDAS 74LS85
X3
X2
X1
X0
Y3
Y2
Y1
Y0
0
0
0
1
1
1
1
1
1
0
1
0
1
0
1
1
1
0
0
1
1
0
1
0
0
1
1
1
1
0
0
1
0
1
0
0
0
1
1
1
1
0
0
1
0
1
0
1
1
0
1
0
1
0
1
1
0
1
1
0
0
0
0
1
A<B
A=B
A>B
F4
F3
F2
F1
F0
d) Converta os valores da tabela da alínea c para decimal e complete a tabela abaixo
apresentada. Analise os resultados obtidos.
OPERAÇÕES REALIZADAS
PELO CIRCUITO PROJECTADO
X
±
Y
=
F
=
=
=
=
=
=
=
=
Universidade dos Açores – Departamento de Matemática
7
Trabalho TP3
Sistemas Digitais - Laboratórios
e) Projecte o circuito com um CI 74LS85 (comparador), um CI 74LS283 (somador
completo) e um CI 74LS86 (portas lógicas XOR), e complete o esquema da página 11:
- introduza as portas lógicas XOR necessárias;
- desenhe as ligações entre entradas, CI’s, portas lógicas e saídas;
- desenhe eventuais ligações entre CI’s e Vcc/GND.
f)
Simule o funcionamento do circuito projectado na alínea e no ambiente de projecto
Xilinx, e complete o quadro abaixo apresentado. Para o efeito utilize um comparador
COMPM4, um somador completo ADD4, e portas XOR2.
i)
Desenhe o diagrama temporal obtido:
X0
X1
X2
X3
Y0
Y1
Y2
Y3
GT
F0
F1
F2
F3
F4
ii) Complete as tabelas através das formas de onda obtidas para as saídas:
SAÍDA
COMPM4
ENTRADAS
X3
X2
X1
X0
Y3
Y2
Y1
Y0
0
0
0
1
1
0
1
1
0
0
1
1
1
1
1
1
0
0
1
0
1
0
1
1
0
1
1
1
1
0
0
1
0
0
1
0
0
0
0
1
0
0
0
0
0
1
1
1
0
0
1
1
1
1
0
1
0
1
1
0
1
0
1
1
GT
OPERAÇÕES
REALIZADAS
SAÍDAS
F4
F3
F2
Universidade dos Açores – Departamento de Matemática
F1
F0
X
Î
Î
Î
Î
Î
Î
Î
Î
± Y
= F
=
=
=
=
=
=
=
=
8
X3 X2 X1 X0
Y3 Y2 Y1 Y0
F0
F1
F2
F3
F4
9
V1
A B C D E F
V2
G H I J K L
A B C D E F
V1
G H I J K L
A B C D E F
V2
G H I J K L
A B C D E F
G H I J K L
1
1
1
1
2
2
2
2
3
3
3
3
4
4
4
4
5
5
5
5
6
6
6
6
7
7
7
7
8
8
8
8
9
9
9
9
10
10
10
10
11
11
11
11
12
12
12
12
13
13
13
13
14
14
14
14
15
15
15
15
16
16
16
16
17
17
17
17
18
18
18
18
19
19
19
19
20
20
20
20
21
21
21
21
22
22
22
22
23
23
23
23
24
24
24
24
25
25
25
25
26
26
26
26
27
27
27
27
28
28
28
28
V3
1
a
b
c
d
e
f
2
3
4
5
6
7
8
V4
V3
9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30
1
a
b
c
d
e
f
a
b
c
d
e
f
2
3
4
5
6
7
8
V4
9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30
a
b
c
d
e
f
10
X3 X2 X1 X0
Y3 Y2 Y1 Y0
F0
F1
F2
F3
F4
11
Trabalho TP4
Sistemas Digitais - Laboratórios
Trabalho Prático 4
Circuitos Sequenciais (Latches e Flip-flops)
Turma: ____________
Grupo: ______
__________________________________________________________________________
__________________________________________________________________________
I
Latches
1- Considere o Latch SR (“set-reset”)
R
Q
S
Q’
a) Com base na Tabela Característica do latch SR, complete o diagrama temporal abaixo
apresentado assinalando os resultados que não pode prever teoricamente (considere
desprezáveis os tempos de propagação).
ENTRADAS
SAÍDA
S
R
Qn+1
0
0
1
1
0
1
0
1
Qn
0
1
indefinido
S
R
Q
Q'
b) Responda, justificando, às seguintes questões:
i)
Por observação do diagrama lógico é possível afirmar que este circuito não é
combinatório?
Universidade dos Açores – Departamento de Matemática
1
Trabalho TP4
Sistemas Digitais - Laboratórios
ii) Em que situação não se pode prever o estado seguinte?
c) Monte no Módulo de Teste este latch de acordo com o esquema abaixo apresentado.
Ligue as entradas S e R a comutadores de duas posições e as saídas a indicadores
lógicos (LED). Complete, através da realização de testes, a Tabela de Verdade.
Q Q’
02
SR
ENTRADAS
SAÍDAS
Qn
S
R
0
0
0
0
0
1
0
1
0
0
1
1
1
1
1
0
0
1
0
1
0
1
1
1
Qn+1 Q’n+1
d) Por que razão este circuito, para o seu funcionamento, tem de memorizar informação?
Justifique a sua resposta.
Universidade dos Açores – Departamento de Matemática
2
Trabalho TP4
Sistemas Digitais - Laboratórios
2- Considere o Latch SR com controlo de “input”
R
Q
CLK
Q’
S
a) Obtenha, no Módulo de Teste, a montagem deste latch, completando o circuito da alínea
1-a com o Circuito Integrado 74LS08 e com as novas ligações apresentadas no
esquema abaixo. Ligue as entradas CLK, S e R a comutadores de duas posições e as
saídas a indicadores lógicos (LED). Complete, através da realização de testes, a Tabela
de Verdade.
Q Q’
02
08
CLK S R
ENTRADAS
SAÍDA
CLK
Qn
S
R
0
0
0
0
0
0
0
0
1
0
1
0
0
0
1
1
0
0
0
1
1
1
0
0
1
0
1
0
0
1
1
1
1
1
1
0
0
0
0
0
1
0
1
0
1
0
1
1
1
1
1
1
1
1
0
0
1
0
1
0
1
1
1
1
Qn+1
Universidade dos Açores – Departamento de Matemática
3
Trabalho TP4
Sistemas Digitais - Laboratórios
b) Complete a Tabela Característica (com “0”, “1”, “Qn”, “Q’n”) de acordo com a Tabela de
Verdade obtida na alínea anterior.
ENTRADAS
SAÍDA
CLK
S
R
Qn+1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
indefinido
c) Faça variar os sinais de entrada do circuito que montou de acordo com o seguinte
diagrama temporal e, através dos resultados obtidos nas saídas, complete o diagrama
(considere desprezáveis os tempos de propagação). Tome particular atenção aos
valores iniciais.
CLK
S
R
Q
Q'
d) Responda, justificando, às seguintes questões:
i)
Porque razão o funcionamento deste latch passou a ser síncrono?
ii) O latch é activado por nível lógico, flanco ascendente ou flanco descendente?
iii) Se as alterações nos valores das entradas ocorrerem apenas quando CLK possui o
valor 0, o latch actua no flanco ascendente ou descendente?
Universidade dos Açores – Departamento de Matemática
4
Trabalho TP4
Sistemas Digitais - Laboratórios
II
Flip-flops JK, D e T
1- Pretende-se, com base em circuitos integrados 74LS112A, estudar o funcionamento dos
flip-flops JK, D e T. Para o efeito, os flip-flops D e T serão implementados a partir de
flip-flops JK de acordo com os seguintes esquemas de ligação:
J
D
T
K
a) Complete o esquema abaixo apresentado de modo a obter, através de dois CI’s
74LS112A, os flip-flops JK, D e T. Para o efeito, identifique as entradas (com CLK, CLR,
PRE, J, K, D, T) e as saídas (com QJK, Q’JK, QD, Q’D, QT, Q’T) nos campos _____,
identifique os circuitos integrados utilizados e indique os números dos pinos.
Universidade dos Açores – Departamento de Matemática
5
Trabalho TP4
Sistemas Digitais - Laboratórios
b) Com base na Tabela Funcional do catálogo do Circuito Integrado 74LS112A:
i)
Complete a seguinte Tabela.
ENTRADAS
PRE’
CLR’
0
0
1
0
1
0
1
1
SAÍDAS
Qn+1 Q’n+1
X
X
ii) Descreva a função das entradas PRE (preset ou set) e CLR (clear ou reset).
c) Desenhe na página 10 um esquema para a montagem do circuito na placa de
montagem, identificando todas as suas ligações a componentes do Módulo de Teste
(ligações à fonte de alimentação, a interruptores e a LEDs).
d) Monte o circuito que desenhou na placa de montagem. Ligue as entradas CLR, PRE, J,
K, D e T a comutadores de duas posições, a entrada CLK ao contacto de um botão de
pressão que esteja normalmente a “0”, e todas as saídas a indicadores lógicos (LEDs).
Complete, através da realização de testes, as Tabelas de Verdade.
ENTRADAS
ENTRADAS
SAÍDA
CLK
Qn
J
K
↓
↓
↓
↓
↓
↓
↓
↓
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
SAÍDA
CLK
Qn
D
↓
↓
↓
↓
0
0
1
1
0
1
0
1
Qn+1
ENTRADAS
Qn+1
SAÍDA
CLK
Qn
T
↓
↓
↓
↓
0
0
1
1
0
1
0
1
Qn+1
e) Complete as Tabelas Características (com “0”, “1”, “Qn”, “Q’n”) de acordo com as Tabelas
de Verdade obtidas na alínea anterior.
ENTRADAS
J
K
0
0
1
1
0
1
0
1
SAÍDA
ENTRADA
SAÍDA
ENTRADA
SAÍDA
Qn+1
D
Qn+1
T
Qn+1
0
1
Universidade dos Açores – Departamento de Matemática
0
1
6
Sistemas Digitais - Laboratórios
f)
Trabalho TP4
Responda, justificando, às seguintes questões:
i)
Com base na Tabela de Verdade do flip-flop JK, indique qual o valor que obtém na
saída Q quando, com J=K’, ocorre um flanco descendente de um impulso de relógio?
ii) Com base na Tabela de Verdade do flip-flop D, indique a função realizada por este
flip-flop.
iii) Com base na Tabela de Verdade do flip-flop T, indique a razão pela qual este
dispositivo tem o nome T de “toggle” (comutação).
iv) Indique os valores que atribuiu às entradas PRE e CLR no início e durante os testes
do circuito. Justifique as suas opções.
v) A actuação das entradas PRE e CLR depende do sinal de CLK?
vi) Em que flanco dos impulsos de relógio ocorrem as actualizações dos valores das
saídas?
Universidade dos Açores – Departamento de Matemática
7
Trabalho TP4
Sistemas Digitais - Laboratórios
III Flip-flops “Master-Slave” e “Edge-Triggered”
1- Considere o seguinte flip-flop JK “master-slave”:
J
Q
K
Q’
CLK
a) Complete a seguinte Tabela Funcional do circuito (com “0”, “1”, “Qn”, “Q’n”) através da
Tabela Funcional do catálogo do Circuito Integrado 7472, considerando PRE’ e CLR’
a “1”:
ENTRADAS
SAÍDAS
CLK
J
K
0
1
1
1
1
X
0
0
1
1
X
0
1
0
1
Qn+1 Q’n+1
Qn
Q’n
b) Por análise do Diagrama Lógico e da Tabela Funcional, identifique as características
específicas deste circuito e procure justificar a designação “master-slave”
(mestre-escravo).
c) Complete o seguinte diagrama temporal com base na Tabela Funcional:
CLK
J
K
Q
Q'
Universidade dos Açores – Departamento de Matemática
8
Trabalho TP4
Sistemas Digitais - Laboratórios
2- Considere o seguinte flip-flop JK “edge-triggered”:
J
Q
K
Q’
Q
CLK
Q’
CLK
flip-flop JK “edge-triggered” obtido a partir de
um flip-flop D “edge-triggered”
D
flip-flop D “edge-triggered”
(composto por três latch: set, reset e output)
a) Complete a seguinte Tabela Funcional do circuito (com “0”, “1”, “Qn”, “Q’n”) através da
Tabela Funcional do catálogo do Circuito Integrado 74LS112A, considerando PRE’ e
CLR’ a “1”:
ENTRADAS
SAÍDAS
CLK
J
K
0
1
↓
↓
↓
↓
X
X
0
0
1
1
X
X
0
1
0
1
Qn+1 Q’n+1
Qn
Q’n
b) Por análise da Tabela Funcional, identifique as características específicas deste circuito
e procure justificar a designação “edge-triggered” (disparo no flanco).
c) Complete o seguinte diagrama temporal com base na Tabela Funcional:
CLK
J
K
Q
Q'
Universidade dos Açores – Departamento de Matemática
9
V1
A B C D E F
V2
G H I J K L
A B C D E F
V1
G H I J K L
A B C D E F
V2
G H I J K L
A B C D E F
G H I J K L
1
1
1
1
2
2
2
2
3
3
3
3
4
4
4
4
5
5
5
5
6
6
6
6
7
7
7
7
8
8
8
8
9
9
9
9
10
10
10
10
11
11
11
11
12
12
12
12
13
13
13
13
14
14
14
14
15
15
15
15
16
16
16
16
17
17
17
17
18
18
18
18
19
19
19
19
20
20
20
20
21
21
21
21
22
22
22
22
23
23
23
23
24
24
24
24
25
25
25
25
26
26
26
26
27
27
27
27
28
28
28
28
V3
1
a
b
c
d
e
f
2
3
4
5
6
7
8
V4
V3
9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30
1
a
b
c
d
e
f
a
b
c
d
e
f
2
3
4
5
6
7
8
V4
9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30
a
b
c
d
e
f
10
Trabalho TP5
Sistemas Digitais - Laboratórios
Trabalho Prático 5
Circuitos Sequenciais (Contadores e Registos)
Turma: ____________
Grupo: ______
__________________________________________________________________________
__________________________________________________________________________
I
Contadores
1- Projecte um circuito contador binário com módulo 9, ou seja, que repita a contagem de
00002 a 10002. Para o efeito utilize um Circuito Integrado 74LS163A (contador síncrono
binário de 4 bits com “clear” e “load” paralelo) e as portas lógicas necessárias.
a) Complete a seguinte tabela de transição de estados tendo em consideração a função
CLR’ do CI 74LS163A:
-
quando CLR’ toma o valor “1”, o CI 74LS163A realiza a contagem;
quando CLR’ toma o valor “0”, o CI 74LS163A coloca as saídas QD, QC, QB e QA com
o valor lógico “0”;
ESTADO ACTUAL
ENTRADA
QDn
QCn
QBn
QAn
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
CLR’
ESTADO SEGUINTE
QDn+1
QCn+1
QBn+1
QAn+1
b) Obtenha a expressão booleana simplificada para a entrada CLR’:
QB Q A
00
Q D QC
01
11
10
00
01
11
CLR’ = __________________________
10
Universidade dos Açores – Departamento de Matemática
1
Trabalho TP5
Sistemas Digitais - Laboratórios
c) Com base na expressão obtida na alínea b, introduza no esquema a ligação à entrada
CLR’, de modo a obter o circuito contador pretendido. Identifique os CI’s e indique os
números dos respectivos pinos.
Vcc
CLK
A
B
C
D
d) Monte o circuito na placa de ensaio. Ligue a entrada CLK ao contacto de um botão de
pressão que esteja normalmente a “0” e as saídas A, B, C e D às entradas do conversor
código BCD – código 7 segmentos do Módulo de Teste. Analise o seu funcionamento
actuando sobre a entrada CLK.
e) Responda, justificando, às seguintes questões:
i)
Este circuito é síncrono?
ii) A contagem deste circuito é activada por nível lógico, por flanco ascendente ou por
flanco descendente dos impulsos de relógio?
f)
Indique o número e tipo de flip-flops que integram o CI 74LS163A.
Universidade dos Açores – Departamento de Matemática
2
Trabalho TP5
Sistemas Digitais - Laboratórios
2- Projecte um circuito contador binário que apresente nas suas saídas a seguinte
sequência:
5, 0, 7, 2, 1, 4, 3, 6, 5, 5, 0, …
Para o efeito utilize um Circuito Integrado 74LS163A e as portas lógicas necessárias.
a) Desenhe o Diagrama de Transição de Estados do circuito.
b) Complete a seguinte Tabela de Verdade:
SAÍDAS
74LS163A
ENTRADA
74LS163A
QD
QC
QB
QA
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
CLR’
SAÍDAS
C
Universidade dos Açores – Departamento de Matemática
B
A
3
Trabalho TP5
Sistemas Digitais - Laboratórios
c) Obtenha expressões booleanas simplificadas para a entrada CLR’ do CI 74LS163A, e
para as saídas C, B e A do circuito:
QB Q A
QB Q A
00
Q D QC
01
11
10
00
Q D QC
00
00
01
01
11
11
10
10
CLR’ = __________________________
QB Q A
11
10
C = _____________________________
QB Q A
00
Q D QC
01
01
11
10
00
Q D QC
00
00
01
01
11
11
10
10
B = _____________________________
01
11
10
A = _____________________________
Universidade dos Açores – Departamento de Matemática
4
Sistemas Digitais - Laboratórios
Trabalho TP5
d) Com base nas expressões obtidas na alínea c, complete o seguinte esquema de modo a
obter o circuito contador pretendido. Para o efeito:
- identifique os CI’s e indique os números dos respectivos pinos;
- introduza as portas lógicas necessárias;
- desenhe as ligações entre entradas, CI’s, portas lógicas e saídas;
- desenhe eventuais ligações entre CI’s e Vcc/GND.
Vcc
CLK
A
B
C
e) Desenhe na página 8 um esquema para a montagem do circuito na placa de ensaio.
Identifique as ligações à fonte de alimentação e todas as entradas e saídas do circuito.
f)
Monte o circuito que desenhou na placa de ensaio. Ligue a entrada CLK ao contacto de
um botão de pressão que esteja normalmente a “0”, as saídas A, B, C e D às entradas
do conversor código BCD - código 7 segmentos do Módulo de Teste, e o contacto de um
dos visores de 7 segmentos ao GND. Analise o funcionamento do circuito actuando
sobre a entrada CLK.
Universidade dos Açores – Departamento de Matemática
5
Trabalho TP5
Sistemas Digitais - Laboratórios
II
Registos
1- Um registo de deslocamento (“shifter”) pode ser implementado através de flip-flops D.
Na figura abaixo é apresentado o esquema de um deslocador direito de 4 bits.
INPUT
CLK
A
B
C
D
Considere um registo de deslocamento de 4 bits implementado com um CI 74LS174:
Vcc
CLK
INPUT
A
B
C
D
a) Consulte o catálogo do CI 74LS174 e responda às seguintes questões:
i)
Indique o número e tipo de flip-flops que integram um CI 74LS174.
ii) Este circuito é activado por nível lógico, por flanco ascendente ou por flanco
descendente dos impulsos de relógio?
b) Monte o circuito na placa de ensaio. Ligue a entrada CLK ao contacto de um botão de
pressão que esteja normalmente a “0”, a entrada INPUT a um comutador de duas
posições e as saídas a indicadores lógicos (LED) do Módulo de Teste. Analise o seu
funcionamento actuando sobre as entradas CLK e INPUT.
c) Qual o número mínimo de impulsos de relógio necessários para que o valor 10012 seja
introduzido neste registo através da entrada INPUT, partindo de um valor inicial 00002?
Justifique.
Universidade dos Açores – Departamento de Matemática
6
Trabalho TP5
Sistemas Digitais - Laboratórios
2Considere o seguinte circuito implementado com um CI 74LS194A (registo de
deslocamento bidireccional de 4 bits com “clear” e “load” paralelo):
CLK
CLR
S1
S0
INPUT
DIN
CIN
BIN
AIN
D
C
B
A
a) Com base na Tabela Funcional do catálogo do CI 74LS194A complete com “0”, “1” e “X”
a seguinte tabela:
MODOS DE OPERAÇÃO
CLR’
S1
S0
funcionar como deslocador direito
funcionar como deslocador esquerdo
introduzir valores pela entrada paralela
manter valores das saídas (permanecer insensível ao relógio)
colocar todas as saídas a “0”
b) Indique quais os valores lógicos que as entradas CLR’, S1 e S0 deverão tomar para que
este circuito funcione como o circuito do ponto 1.
c) Este circuito é activado por nível lógico, por flanco ascendente ou por flanco
descendente dos impulsos de relógio?
d) Monte o circuito na placa de ensaio. Ligue a entrada CLK ao contacto de um botão de
pressão que esteja normalmente a “0”, as restantes entradas a comutadores de duas
posições e as saídas a indicadores lógicos (LED) do Módulo de Teste. Analise o seu
funcionamento actuando sobre as entradas.
e) Qual o número mínimo de impulsos de relógio necessários para que o valor 10012 seja
introduzido neste registo, partindo de um valor inicial 00002? Justifique.
f)
Existem entradas assíncronas neste circuito? Se sim, quais? Justifique.
Universidade dos Açores – Departamento de Matemática
7
V1
A B C D E F
V2
G H I J K L
A B C D E F
V1
G H I J K L
A B C D E F
V2
G H I J K L
A B C D E F
G H I J K L
1
1
1
1
2
2
2
2
3
3
3
3
4
4
4
4
5
5
5
5
6
6
6
6
7
7
7
7
8
8
8
8
9
9
9
9
10
10
10
10
11
11
11
11
12
12
12
12
13
13
13
13
14
14
14
14
15
15
15
15
16
16
16
16
17
17
17
17
18
18
18
18
19
19
19
19
20
20
20
20
21
21
21
21
22
22
22
22
23
23
23
23
24
24
24
24
25
25
25
25
26
26
26
26
27
27
27
27
28
28
28
28
V3
1
a
b
c
d
e
f
2
3
4
5
6
7
8
V4
V3
9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30
1
a
b
c
d
e
f
a
b
c
d
e
f
2
3
4
5
6
7
8
V4
9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30
a
b
c
d
e
f
8