Aufgabenstellung

ZHAW, ASV, FS2010
Praktikum Frequenz Synthese PLL
1. Ziele
In diesem Praktikum geht es darum, die Phase-Locked Loop Technik zur Frequenzsynthese
näher kennen zu lernen. Die Schwierigkeit im Verständnis besteht oftmals darin, dass nicht
Spannungen oder Ströme geregelt werden sondern Phasen. Welche Baublöcke beinhaltet
sie, wie misst man die Teilblöcke aus, wie beherrscht man die geschlossene Schleife.
Um in einem Nachmittag Erfolg zu haben, wird eine Anwendung im Bereich < 1 MHz
ausgewählt und nur ein PLL 2. Ordnung betrachtet. Im ersten Teil dem Warm-up werden die
Blöcke aus dem Datenblatt mathematisch beschrieben und daraus die Schleifenverstärkung
abgeleitet. Mit der Daumenregel aus dem Skript wir das Loop Filter theoretisch dimensioniert
und die Schleifenverstärkung graphisch dargestellt inklusive der Phasenmarge. Im zweiten
Teil wird die PLL Schaltung um den CD4046/MC14046 aufgebaut und die Blöcke soweit
zugänglich ausgemessen. Am geschlossenen Loop sollen die Loop Filter Werte auf Erfolg
überprüft werden, sowie auch ein erfolgloses Design getestet werden.
2. Warm-up
Applikation:
In einer Signalverarbeitungskarte werden impulsförmige Signale digitalisiert. Die
Repetitionsfrequenz dieser Pulse driftet mit der Zeit und ist variabel im Bereich 200 - 400 Hz.
Der Impuls selber soll aber immer exakt mit 512 Samples pro Periode erfasst werden, um
diese Samples einer 512 Punkt FFT zu zuführen. Die präzise Erfassung erlaubt es in der
Auswertung spezifische Merkmale besser herauszulesen. Ihr Job ist es, dafür besorgt zu
sein, dass unabhängig der momentanen Repetitionsfrequenz genau N = 512 Samples pro
Puls genommen werden. Der Block Pulse Source liefert ein Triggersignal zu jedem Puls.
Fig. P-1 Sampling Takt Erzeugung für Pulse
Die für diese Aufgabe benutzte Schaltung ist in Fig. P3 abgebildet.
Die Betriebsspannung der CMOS Bausteine betrage VDD = 10 V, VSS = 0 V. Nehmen sie an,
dass CMOS von VSS bis VDD aussteuerbar ist. Der Phasendetektor ist ein Phasen/Frequenzdetektor (PFD) vom Typ Flanke mit einem Arbeitsbereichbereich von ± 2π.
Das Loop Filter sei ein passives Lead-Lag Glied.
Bestimmen sie die aus dem Datenblatt (Auszug im Anhang MC14046 benutzen) die VCO
Grösse KVCO.
Für den VCO sei C = 680 pF, RVCO1 =10 kΩ und RVCO2 = 100 kΩ vorgegeben.
1(10)
ZHAW, ASV, FS2010
TVCO (s) =
K VCO 2π( fhigh − flow )
=
s
s( Vhigh − Vlow )
VS (s) = K PDK DIV
•
KPD =
•
KVCO =
•
KDIV =
TDIV (s) = K DIV =
1
N
TPD (s) = K PD =
VDD − VSS
4π
K VCO
1 (1 + sτ 2 )
K F (s) = K PDK DIV K VCO
s
s (1 + s( τ1 + τ 2 ))
Fig. P2: PLL Design Gleichungen
Skizzieren sie die Schleifenverstärkung für einen Loop ohne Filter in die Vorlage im Anhang.
Würde man den Loop so realisieren, so wäre er stabil, wenn ihn auch jede noch so kleine
Störung zum Regeln animiert und die Vergleichsfrequenz den VCO ungedämpft
frequenzmoduliert. Ein Filter ist unabdingbar zwecks Unterdrückung. Es birgt aber auch die
Gefahr, dass der Loop instabil wird.
Da die Variation der Pulse Wiederholrate langsam ist, wird eine notwendige Bandbreite für
den Loop von 4 Hz angenommen. Das heisst die Frequenz f3 bei der der Betrag der
Schleifenverstärkung 1 sein soll liegt bei 4 Hz.
C ist wählbar und wird mit 3.3 µF (Typ Folie) festgelegt
Für die Anwendung der Daumenregel wähle man den Faktor 4.
2(10)
ZHAW, ASV, FS2010
Bestimmen sie damit
f2 =
und
R2 =
Bestimmen sie aus dem Betrag der Schleifenverstärkung, welcher bei f3 den Wert 1 haben
soll die Zeitkonstante (τ1 + τ2) und daraus R1.
R1 =
Tragen sie den Betrag der Schleifenverstärkung asymptotisch in dasselbe Blatt ein.
Optional: Bestimmen sie den Phasenverlauf der Schleifenverstärkung und darin die
Phasenmarge (Phasengang + 1800).
Für die graphische Darstellung können sie auch ein einfaches Mathe Programm benutzen
(z.B. MathCad, Matlab), beachten sie aber u.U. die Mehrdeutigkeit der atan- Funktion.
3. Praktischer Teil
Achten sie darauf, welchen Herstellertyp des PLL Bausteins sie vorliegen haben (Siehe
Anhang A MC14046 oder CD4046). Entsprechend ist der VCO Bereich etwas verschieden.
Bauen sie die Schaltung fertig auf.
Für die Messung wird als Pulse Trigger Quelle ein Rechteckgenerator (200 Hz…400 Hz)
benutzt.
Wichtig: Einspeisung mit 4 Vpp, via BNC Buchse. AC gekoppelt mit 100 nF…1 µF. Pegel mit
KO kontrollieren!
Alle Signale ausser dem Generator werden mit 10:1 KO- Sonden gemessen, da CMOS
Logik weder lange Leitungen noch 50 Ohm Lasten treiben kann.
Der VCO ist mit C = 680 pF und RVCO1= 10 kΩ und RVCO2 = 100 kΩ bestückt. Das Loop Filter
C ist 3.3 µF, R1 und R2 sind der Berechnung Abschnitt 2 zu entnehmen.
Als Teiler durch 512 dient ein CD4040 mit dem Ausgang Q9 (siehe Anhang D).
Fig. P3: Schema PLL Synthesizer Baustein 4046
Unbenutzte CMOS Eingänge: CD4040:
Reset Pin 11 auf Masse
MC14046/CD4046:
Inhibit Pin 5 auf Masse
Übrige Pins bleiben offen.
Datenblatt Download:
http://www.datasheet4u.com/html/C/D/4/CD4046BC_NationalSemiconductor.pdf.html
http://www.datasheetspdf.com/PDF/MC14046/397618/1
3(10)
ZHAW, ASV, FS2010
3.1. Messungen
•
Nehmen sie Fig. P3 zur Hand.
Trennen sie vorerst die Rückführung vom Teiler CD4040 zum Phasendetektor und
vom Loopfilter zum VCO auf.
Speisen sie eine DC Spannung (0 V bis VDD) am VCO Steuereingang (Pin 9) ein,
messen sie die Frequenz am VCO Ausgang (Pin 4) und bestimmen sie KVCO.
KVCO =
•
Optional: Nehmen sie Fig. P3 zur Hand. Die Verbindungen bleiben getrennt. Man
verbinde den VCO- Ausgang (Pin 4) direkt mit dem Phasendetektor–Eingang (Pin 3).
Nun stellen sie den VCO mit der DC Spannung auf 100 kHz ein. Mit dem Generator
sucht man dieselbe Frequenz und beobachtet dabei den Ausgang des
Phasendetektors in Funktion der momentanen Phasenverschiebung (Pin 1 Lock
Detektor, Pin 13 PFD Ausgang). Vergleiche mit Anhang B und C.
Beobachten sie das Signal auch nach dem Loop Filter.
•
Nun wird der VCO Ausgang (Pin 4) an den Teiler Takteingang (Pin 10)
angeschlossen und der Teiler Ausgang (Pin 12) an den PD Eingang (Pin 3). Das
Loop Filter wird mit dem VCO Steuereingang verbunden (Pin 9).
Der Generator soll auf 200 Hz gestellt werden. Er wird auch als Trigger -Signal für
das Oszilloskop benutzt und auf CH1 dargestellt. Das VCO Ausgangssignal liegt an
CH2 des Oszilloskops. Ist es synchronisiert (eingerastet und das 512-fache) ?
Beobachten sie ob das VCO Signal im ganzen Bereich der Referenzfrequenz von
200 Hz bis 400 Hz einrastet (kann einige Sekunden dauern wegen dem
Ziehvorgang).
Beobachten sie das Jittern des Signals auf der Ausgangsfrequenz wie auch nach
dem Teiler. Der Jitter ist relativ gross, da der Phasendetektor etwas primitiv ist und
eine Totzeit hat. Zudem moduliert der Rest der Summenfrequenz vom PDF Ausgang
den VCO ebenfalls.
Bestimmen sie den Bereich in dem der VCO einrasten kann.
•
Bestimmen sie grob mittels Uhr die Einrastzeit Tp + TL für einen Frequenzsprung von
80 Hz am Pulse Signal und vergleichen mit der Formel in Anhang C (Startfrequenz
aus ca. Mitte 300 Hz)
TP+TL (Messung) =
•
TP+TL (Abschätzung) =
Bestimmen sie den peak-peak Jitter des VCO-Signals in Mikrosekunden. Trigger auf
Eingangssignal Generator. Messen am PLL VCO Output. KO Betrieb mit
Nachleuchten.
J=
P.S. Der rms Wert beträgt grob J/6.
•
Schliessen sie den Widerstand R2 in Serie zu C im Loop Filter kurz. Welchen Term
des Loop Filters haben sie damit eliminiert und welche Auswirkung hat dies
wahrscheinlich?
Beobachten sie das Jittern des Signals auf der Ausgangsfrequenz wie auch nach
dem Teiler. Was sagt ihnen die Messung?
4(10)
ZHAW, ASV, FS2010
Optional:
Berechnen sie ein schnelleres Filter mit Bandbreite f3 = 20 Hz und Marge 2 für die
Daumenregel. Bestücken sie es und wiederholen die Messung.
Bestimmen sie Amplitudengang und Phasenmarge graphisch für diese Variante.
Welche Eigenfrequenz und welches Dämpfungsmass erhalten sie nun rechnerisch?
4. Weiterführende Aufgabe:
Umbau zum FM Demodulator.
•
•
•
•
•
•
Entfernen des Teilers. VCO Ausgang direkt mit Phasendetektor verbinden. Vorteilhaft
EXOR Phasendetektor benutzen (frei von Nadelimpulsen)
Loop Filter für f3 = 2 kHz berechnen
Eingangsignal vom Generator: f0 = 100 kHz mit FM moduliert (fm = 0…2 kHz, Hub
variabel)
Beobachten sie den VCO Steuereingang vorteilhaft nach dem Spannungsfolger
Pin 10 (RL > 10 kΩ anschliessen).
Variieren sie die Modulationsfrequenz und den Hub.
Welche Beobachtungen stellen sie an ?
Fig. P4: Demodulator für FM-Signale (UKW)
5(10)
ZHAW, ASV, FS2010
5 Anhang A: Diagramm für Schleifenverstärkung
6(10)
ZHAW, ASV, FS2010
Anhang B: Datenblatt
Für MC14040 gelten folgende Formeln für RVCO1 und RVCO2:
*Nutzbereich
VSS + 1V
VDD – 1V
7(10)
ZHAW, ASV, FS2010
Für CD4046 von National Semiconductors gilt beim VCO für RVCO1 und RVCO2:
Anhang C Arbeitsweise des Phasen- Frequenz- Detektors (PFD)
Phasen-/Frequenzdetektor 2 MC14046/ CD4024
8(10)
ZHAW, ASV, FS2010
Die mittlere Einrastzeit TP+TL für einen Frequenzsprung ∆fVCO und Phasendetektor Typ PFD
gilt als grober Richtwert:
TP ≈
1
20 ⋅ f 2
 ∆f
⋅K
⋅  VCO DIV
f3



 − 2 ⋅ π


TL ≈
falls ∆f VCOK DIV >> 2π ⋅ f3
sonst TP = 0
1
f3
Quelle: Dan H. Wolaver, Phase-Locked Loop Circuit Design 1991, p.173
9(10)
ZHAW, ASV, FS2010
Anhang D: Datenblatt
Division Ratio
28 = 256
29 = 512
210 = 1024
211 = 2048
212 = 4096
10(10)